上智大学理工学部
2012 年 81 巻 12 号 p. 1015-1019
(EndNote、Reference Manager、ProCite、RefWorksとの互換性あり)
(BibDesk、LaTeXとの互換性あり)
物理的寸法縮小に基づく半導体技術の進展にも陰りがみえはじめた.その限界を打破するため,さまざまな新しい技術をCMOSに組み込む研究が精力的に進められている.本稿ではCMOSとナノワイヤとの組み合わせを目指す新たな取り組み例を紹介する.特に,誘電泳動現象を用いて,InAsナノワイヤを半導体基板上の所望の位置に堆積させる電界支援自己整合プロセスと,その回路応用例を説明する.
すでにアカウントをお持ちの場合 サインインはこちら