메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터

주제분류

사회과학
경영학 경제학 관광학 교육학 군사학 무역학 문헌정보학 법학 사회과학일반 사회복지학 사회학 신문방송학 심리과학 정치외교학 지리/지역개발학 지역학 행정학
공학
건축공학 공학일반 기계공학 산업공학 자원/재료공학 전자/제어계측공학 전자/정보통신공학 조선/해양공학 컴퓨터학 토목/환경공학 항공우주공학 화학/생물공학
자연과학
물리학 생물학 생활과학 수학/통계학 자연과학일반 전문/지구과학
의약학
간호학 수의학 약학 의학 의학일반 치의학 한의학
인문학
독일어문학 러시아어문학 문학 언어학 역사학 영어문학 인문학일반 일본어문학 종교학/신학 중국어문학 철학 프랑스어문학 한국어문학
예술체육학
건축 디자인 무용 미술 미용 사진 연극 영화 예술체육학일반 음악 의상 체육
농수해양학
농수해양학일반 농학 수산학 식품과학 임학 축산학 해상운송학
복합학
과학기술학/기술정책 뇌/인지과학 여성학 학제간연구

정기구독(개인)

소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.

회원혜택

로그인 회원이 가져갈 수 있는 혜택들을 확인하고 이용하세요.

아카루트

학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.

영문교정

영문 논문 작성에 도움을 드리기 위해, 영문 교정 서비스를
지원하고 있어요.
고객센터 제휴문의

...

저널정보

저자정보

표지
이용수
내서재
0
내서재에 추가
되었습니다. 내서재에서
삭제되었습니다.

내서재에 추가
되었습니다. 내서재에서
삭제되었습니다.

초록·키워드

오류제보하기
In this paper, it is shown that the erase efficiency of the Silicon-Oxide-Nitride-Oxide-Silicon (SONOS) type nonvolatile charge trapping memory (CTM) is greatly improved by adjusting boron doping. Tunnel FET (TFET) based SONOS memory, which has p-type at source side, is superior to MOSFET based SONOS memory in terms of hole supplement and erase speed. In order to discover the specific physical reasons of this erase speed enhancement, MOSFET based SONOS memory devices with different body doping concentration are additionally investigated. As a result, it is found that the more hole supplement from source side in TFET and body side in MOSFET accelerates the erase speed and erase speed enhancement can be realized by utilizing boron doping. Furthermore, erase speed depending on device geometry, in terms of source-to-gate overlap length and gate length, is also analyzed. Interestingly, it is demonstrated that source overlap technique, which has been implemented for suppression of ambipolar current, is also possible to accelerate erase speed.
#SONOS memory #tunnel FET (TFET) #erase speed #erase efficiency #nonvolatile charge trapping memory (CTM)

목차

Abstract
I. INTRODUCTION
II. DEVICE STRUCTURE AND MODEL PHYSICS
III. DEMONSTRATION OF ERASE SPEED ENHANCEMENT
IV. ADDITIONAL PHYSICAL ANALYZATION ON ERASE SPEED ENHANCEMENT
V. CONCLUSIONS
REFERENCES

참고문헌 (33)

참고문헌 신청
Y. Liu, et al., "Electric Field Induced Nitride Trapped Charge Lateral Migration in a SONOS Flash Memory," IEEE Electron Device Letters, Vol. 38, No. 1, pp. 48-51, Jan. 2017. google schola E. R. Hsieh, H. T. Wang, S. S. Chung, W. Chang, S. D. Wang and C. H. Chen, "Experimental techniques on the understanding of the charge loss in a SONOS nitride-storage nonvolatile memory," 2016 IEEE 23rd International Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA), pp. 38-42, July 2016. google schola D. Gupta and S. K. Vishvakarma, "Impact of LDD Depth Variations on the Performance Characteristics of SONOS NAND Flash Device," IEEE Transactions on Device and Materials Reliability, Vol. 16, No. 3, pp. 298-303, Sep. 2016. google schola J. -W. Jung and W. -J. Cho, “Tunnel Barrier Engineering for Non-Volatile Memory,” Journal of Semiconductor Technology and Science, Vol. 8, No. 1, pp. 32-39, Mar. 2008. google schola T. Kim, K. Park, T. Jang, M. H. Baek, Y. S. Song and B. -G. Park, “Input-modulating adaptive neuron circuit employing asymmetric floating-gate MOSFET with two independent control gates,” Solid-State Electronics, Vol. 163, pp. 107667-1-107667-5, Jan. 2020. google schola

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

A Novel Vector-matrix Multiplication (VMM) Architecture based on NAND Memory Array
Suhyeon Kim ,  Myung-Hyun Baek ,  Sungmin Hwang 외 5명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2020.06
Implementation of Neuromorphic System with Si-based Floating-body Synaptic Transistors
Jungjin Pa ,  k ,  Hyungjin Kim 외 7명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2017.04

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2021-569-001651363