나노임프린트 리소그래피 기술 및 응용

DOI: 10.3938/PhiT.20.004

정 건 영

Nanoimprint Lithography and Its Application

Gun-Young JUNG

Nanoimprint technology has drawn attentions as a next generation lithography(NGL) for sub 32 nm half-pitch for CMOS integrated circuits. For the last 15 years since its initiation, there are many developments in aspect of process and tools enough to compete against the other photo-based NGL tools. Despite many advantages, many challenges are still left to overcome for the nanoimprint technique to be facilitated into real semiconductor business. In this paper, general understanding of this technique and its promising application to real devices are delivered.

들어가는 글

메모리 집적도는 현대 문명기기의 고 메모리 수요가 늘어남에 따라 더욱 집적화가 요구되어지고 있고, Moore의 법칙에 따라 18개월마다 두 배씩 증가하는 발전을 보이고 있다. 따라서 미세 패턴을 만드는 가공기술 또한 그 요구에 맞추어서 장비 및 공정개발이 이루어져야 한다. 하지만, 기존의 실리콘 반도체 공정에 쓰이는 포토리소(photoolithography) 기술은 차세대 22 nm ($1 \text{ nm} = 10^{-9} \text{ m}$) 이하의 선폭을 구현하는데 공정상의 한계에 맞닿아 있고 또한, 이를 위한 아주 짧은 파장대 광기반의 새로운 장비에 막대한 투자가 선행되어야 한다.

저자약력

정건영 교수는 영국 Durham 대학에서 공학박사(2001)를 받고 Hewlett-Packard 중앙연구소에서 2005년까지 나노임프린트 공정 및 분자기반 메모리소자 개발 과제를 수행하였다. 현재 광주과학기술원 신소재공학부에 부교수로 재직 중이다. (gyjung@gist.ac.kr)

Fig. 1. ITRS Roadmap (2003).

수십 나노미터의 극 미세패턴을 제조하기 위한 차세대 리소그래피 기술(Next Generation Lithography)들이 제안되고 있으며 나노임프린트 리소그래피는 2003년 ITRS(International Technology Roadmap for Semiconductors)에 32 nm 이하의 선폭을 실현하는 새로운 기술로 소개되었다.(Fig. 1) 기존의 광기반 리소그래피는 빛의 파장이 줄어들어 따른 마스크 재질, 높은 에너지 광소스의 필요성 그리고 리지스트(photoresist)의 개발 등의 문제점이 내재되어 있는 반면, 나노임프린트 공정은 위의 문제점이 고려되지 않는 간단한 공정이며, 장비 자체도 차세대 광기반(EUV, X-ray) 리소그래피 장비보다 훨씬 싸다는 장점이 있다. 차세대 리소그래피 공정으로 기대가 높고, 장비 및 공정 개발에 연구소와 개발업체에서 많은 연구가 진행되고 있으며, 가시적인 결과를 보고하고 있다.

포토리소그래피 공정

포토리소 공정은 특정한 파장의 광소스가 원하는 패턴이

Fig. 2. (a) Light diffraction through a pattern, (b) Step and repeat photo exposure.

그러져 있는 마스크 패턴을 지나게 되면 빛이 회절(diffraction)이 일어나며 회절파를 형성하게 된다. 이를 전문 용어로 0차, 1차, 2차, 3차의 순으로 회절파를 명명하는데, (Fig. 2(a)) 각각의 회절파는 마스크 패턴의 정보를 가지고 있다. 따라서 이 정보를 가지고 있는 회절파를 잡아서 리지스트 위에 초점을 맞추어 감광시키면 그 부분만 리지스트의 화학적 성질이 바뀌게 되는 것을 기본으로 하고 있다. 많은 회절파를 잡아내고 또한, 이를 리지스트 위에 초점을 잘 형성시킬수록 좋은 해상도를 가지는 패턴이 형성되며, 이는 복잡한 광학렌즈 구성으로 가능하다. 화학적 반응이 일어난 부분은 현상(development) 공정에서 없어지거나(positive-tone resist) 남게 되어(negative-tone resist) 패턴을 형성되게 된다. 반도체 공정에서 쓰이는 마스크는 reticle이라고 명명되고 reticle 안에 있는 패턴은 반복적인 패턴을 담고 있어서, Fig. 2(b)와 같이 step and repeat 방식으로 전체 웨이퍼에 패턴닝을 수행하게 된다. 이러한 포토리스 장비를 stepper라 하며 reticle의 패턴은 보통 실제 리지스트 위에 형성되는 패턴보다 4배의 패턴 사이즈를 가지고 있다. 이는 렌즈에서 초점을 형성하는 과정에서 패턴 사이즈가 1/4로 줄어들게 되어 가능하다. 100 nm 선폭을 구현하는데 있어서 reticle의 패턴은 400 nm의 패턴이면 되기 때문에 reticle 형성이 그만큼 용이하게 된다.

나노임프린트 리소그래피

나노임프린트 공정은 크게 열에 의한 공정과 UV 조사에 의한 경화를 통한 패턴 전사 방식이 대표적이다. 우선 임프린트 공정을 수행하기 위해서는 포토공정의 마스크 패턴 역할

Fig. 3. Schematics of (a) thermal imprint and (b) UV-based imprint process.

을 하는 스탬프 제작이 필요하다. 마스크 위에는 원하는 패턴이 표면으로부터 양각으로 도출되어 있다. Fig. 3(a)는 열 임프린트 공정을 보여준다. 이 방법은 1995년 미국 Princeton 대학의 Chou 박사가 나노 사이즈의 크기로 처음으로 소개하였다.^[1]

이는 우리 선조의 금속활자 및 목판인쇄의 기술을 나노 사이즈로 시도했다고 보면 좋을 것이다. 나노 사이즈의 스탬프를 고분자로 코팅된 기판에 접촉시키고 압력을 가하는 동시에 열을 가하면 (보통 고분자의 열전이온도(T_g)보다 100 °C 높게) 고분자는 유동성을 가지게 되면서 스탬프 패턴 사이를 채우면서 패턴이 형성된다. 이후 T_g 이하로 냉각 후 스탬프를 기판에서 떼어내고 패턴 내 잔류층을 건식etch를 통해 제거함으로써 공정을 완결한다. 열을 가하기 때문에 스탬프와 기판의 열팽창을 고려해야 하며, 상대적으로 높은 압력을 가하기 때문에 스탬프의 나노사이즈의 돌출 부분이 깨질 위험성이 높다.

이러한 문제점은 UV 기반의 임프린트 공정에서 보완될 수 있다. 이 공정은 1996년 Haisma 등에 의해서 제안되었고^[2] 현재, 대부분의 임프린트 공정은 UV 기반으로 수행되고 있다. 우선 낮은 점도의 경화용 리지스트를 기판 위에 코팅 또는 점적방식으로 도입한 후, 스탬프를 접촉시키면 유체형태의 리지스트가 낮은 압력에서도 효과적으로 스탬프의 패턴 사이를 채울 수 있는 장점이 있다. 이후 UV 광원이 투명한 스탬프를 통해서 리지스트를 감광하여 경화시키면서 단단한 패턴이 형성되어진다. 이 공정은 상온에서 수행되며, 경화시간이 짧기 때문에 빠른 공정이 장점이다. 또한, 투명기판을 통한 패턴 정렬을 할 수 있어서 적층 구조의 공정에 유리하다. (Fig. 3(b))

이와 유사한 방식으로 텍사스 오스틴 Willson 교수팀은 step and repeat 공정을 제안하였다. 이는 기존의 포토리스

REFERENCES

- [1] S. Y. Chou *et al.*, Appl. Phys. Lett. **67**, 3114 (1995).
- [2] J. Haisma *et al.*, J. Vac. Sci. Technol. B **14**, 4124 (1996).

Fig. 4. Step and flash imprint process (source: www.pennet.com).

의 stepper와 유사한 방식으로 reticle과 상응하는 스탬프를 이용하여 Fig. 4와 같이 step and flash imprint를 반복적으로 수행하여 웨이퍼 전체에 패턴을 전사한다. 이 방식은 미국의 임프린트 장비회사인 Molecular Imprints에서 보완되어 jet and flash imprint lithography 공정명으로 실제 semi-conducting business에 투입하는 목적으로 장비 및 공정 개발에 노력하고 있다.

이상 포토리소와 나노임프린트를 비교해 보았다. 포토리소에서 여러 공정(coating-노광-baking-현상)들을 통해 만들어지는 패턴을 임프린트 공정에서는 one-step 공정으로 쉽게 형성할 수 있다. 복잡한 광학 기반이 아닌 물리적 패턴 전사이므로 나노사이즈의 스탬프만 있다면 학교 레벨의 연구실에서도 쉽게 패턴 구현이 가능하다. 포토리소에서 렌즈는 모든 회절된 빛을 다 모을 수 없기 때문에 약간의 패턴의 정보를 잃어버린다. 이는 패턴 가장자리 해상도에 영향을 미쳐 결과적으로 나쁜 line edge roughness(LER)를 가지게 되고 특히, 이것은 sub-22 nm 반도체 공정에서 해결해야 할 문제이다. 이에 반해 나노 임프린트는 스탬프의 패턴이 깨끗한 line edge를 가지고 있다면 이러한 LER 문제는 쉽게 해결된다.

스탬프 제작

성공적인 임프린트를 수행하기 위해서는 완벽한 스탬프의 제작이 필수적이다. 현재 반도체 생산 공정에서는 stepper를 이용한 비접촉 포토 공정을 쓰고 있고, 렌즈의 이미지 축소의 도움으로 실제 패턴 크기보다 4배 크기로 마스크 패턴을 제작할 수 있다. 이에 비해, 임프린트는 접촉식 공정이기 때문에 스탬프의 패턴의 크기가 그대로 리지스트 위에 전사가 되며, 이를 1x 패턴 전사 방식이라고 한다. 따라서, 임프린트 스탬프는 원하는 패턴 사이즈의 크기를 그대로 담고 있어야

Fig. 5. Stamp duplication. (a) Imprint, (b) Stamp demolding, (c) Pattern transfer to under-layer, (d) Metal deposition, (e) Lift-off, (f) Substrate etching and (g) Daughter-stamp after metal mask removal.

한다. 예를 들면, 100 nm 이하의 선폭을 원한다면 도출된 스탬프의 패턴도 이와 일치하는 사이즈를 가져야 한다는 것으로 스탬프 제작이 용이하지 않고 공정단가도 비싸다.

대부분의 reticle과 임프린트 스탬프의 나노 패턴은 전자빔(electron-beam lithography)을 이용하여 형성한다. 전자빔은 빔사이즈가 20 nm 이하로 높은 해상도를 가지고 있는 반면, 패턴을 직접 써내려가는 공정으로 생산성이 떨어진다. 임프린트는 접촉식 공정으로 만약 돌출된 나노 패턴이 리지스트 위에 존재하는 파티클에 닿고 압력에 눌리게 되면 깨지기 쉽다. 이러한 이유로 전자빔으로 제작된 스탬프는 원본(master) 스탬프라 하여 보관되고, 복제공정을 통해 daughter 스탬프를 만들어서 실험을 수행한다.

Figure 5는 임프린트 공정을 이용한 master 스탬프에서 복제 스탬프 제작 과정을 보여주고 있다. 임프린트된 패턴을 하부막으로 건식 공정으로 전사한 후 크롬 금속을 증착한다. Lift-off 공정으로 고분자막을 용매에 녹이면 기판에 증착된 크롬패턴만 남게 되고, 이를 에칭 마스크로 이용하여 건식 에칭을 통해 패턴을 하부 기판(Si, SiO₂, SiC, SiNx, fused silica 등)으로 전사한다. 크롬 마스크를 제거하면 복제된 임프린트 스탬프가 제작된다. UV 기반의 임프린트를 수행하기 위해서는 투명 스탬프가 필요하다. 주로 기계적 강도, 내 마모성이 뛰어난 석영 기판을 이용하는데, 전자빔을 이용한 나노 패턴닝 제작시 석영 기판의 비전도성으로 인한 charging effect로 인한 전자빔 왜곡 현상과 나노사이즈로의 식각공정이 어려운 문제가 있다.

따라서, 간단하게 투명 스탬프를 제조하는 방법이 강구되었

다. 임프린트 리지스트가 임프린트 압력을 견디는 기계적 강도가 있다면 이를 바로 스탬프로 이용하는 것이다. Haixiong은 master 실리콘 스탬프를 이용한 임프린트로 석영기판 위에 역상의 리지스트 패턴을 형성한 후, 이를 스탬프로 하여 재차 임프린트하여서 master 스탬프와 같은 패턴의 리지스트 패턴을 형성하였다. 이 리지스트 패턴을 복제 스탬프로 하여서 30 nm half-pitch의 패턴 전사를 보고하였다.^[3]

형성된 스탬프는 임프린트 수행 전에 표면 처리를 해야 한다. 스탬프 표면을 가능한 낮은 표면에너지를 가지게 하여 화학적으로 비활성시켜 임프린트 리지스트와의 반응을 방지하고 스탬프 분리(demolding)시 계면에서 쉽게 떨어져 나가게 한다. 만약 이 처리가 없이 실험이 수행되면 패턴 사이에 들어간 고분자들이 스탬프에 붙어서 같이 떨어져 나가 패턴 전사가 실패하기 때문이다. 표면에너지를 낮추기 위해서 가장 많이 쓰이는 방법은 플로린 계열의 물질을 진공하에서 스탬프 표면으로의 자기증착(self-assembly)을 통하여 단층막을 형성하는 기법이 소개되고 있다.^[4] 이러한 표면 처리막은 영구적이지 않아서 여러번 임프린트를 수행한 후에는 다시 표면 처리를 하는 공정이 필요하다. 이러한 불편을 감소하기 위한 아이디어로 teflon 계열의 수지(AF 2400, Dupont)를 이용한 복제된 스탬프가 보고되었다. 이 물질은 플로린을 기본으로 되어있어 낮은 표면에너지를 가지고 있어서 특별한 스탬프 표면 처리 없이도 계속적인 임프린트 수행이 가능하다는 장점이 있다.

임프린트 스탬프 제작은 일본의 DNP사, HOYA사, NTT-AT사, 유럽의 NILT사, 국내의 나노종합팩센터에서 주도적으로 연구와 개발을 하고 있다. DNP사는 100 kV의 전자빔 장비를 이용하여 석영기판 위에 14 nm half-pitch의 미세 패턴을 구현하였고, 미국의 Molecular Imprints 장비 회사에 스탬프 공급 및 \$5M을 투자하여 차세대 반도체 및 나노 디바이스 시대의 리소 장비 공급을 준비하고 있다.

임프린트 리지스트

안정적인 임프린트 수행을 위해서는 리지스트에 많은 기능을 부여하여야 한다. 특별히 낮은 점도를 가지는 단량체 용액이 요구되어지는데 이는 스탬프의 패턴 사이로 잘 스며들고, 낮은 압력에서도 쉽게 퍼지기 때문에 임프린트 후 패턴 내 잔류층이 거의 없어서 잔류층을 없애는 건식 에칭 공정을 없앨 수 있다. 잔류층을 없애는 공정 동안 패턴이 옆으로도 또한 식각되기 때문에 패턴의 분해능이 줄어들기 때문이다. 낮은 점도는 최종적으로 원하는 패턴 사이즈를 구현하기 위한 조건이라 할 수 있다.

UV용 리지스트가 가져야 할 다른 특성은 다음과 같다. 대량 생산을 위한 빠른 경화속도, 기관과의 좋은 접착력, demolding시 스탬프와 잘 떨어지기 위한 낮은 표면 에너지, 산소 플라즈마 에칭 저항성, 그리고 높은 기계적 강도 등이 요구되어진다. 이 모든 특성을 구비하기 위해서는 낮은 점도의 단량체 용액을 기본으로 하고, 각각의 특성을 보완해 주는 화학 물질이 혼합되어야 한다. 나노사이트 패턴을 임프린트하기 위해서는 스탬프의 표면처리만으로는 충분하지 않기 때문에 리지스트 자체에서도 polydimethylsiloxane(PDMS) 계열의 물질을 혼합하여 특성을 보완해주어 스탬프 demolding을 돕는다. 높은 산소 플라즈마 에칭 저항성을 지니기 위해서는 실리콘 함량이 많은 단량체를 합성하고 임프린트에 적용하고 있다.

UV 경화용 단량체는 이중결합을 가지는 말단기를 가지고 있으며, 이 말단기의 이중결합은 광조사시 광개시제에서 생긴 free radical과 반응하여 단일결합이 되면서 다른 단량체와 반응하고, 이후 다른 단량체와의 연쇄반응을 통해서 고분자화한다. Acrylate와 vinyl-ether 유도물 등은 빠른 경화 속도로 UV 단량체로 많은 연구가 되어지고 응용되고 있다. Acrylate 기반의 유도물은 빠른 경화속도 측면에서 좋지만, 점도가 상대적으로 높고 공기 중의 산소와 반응하여 경화를 방해하는 문제점이 보고되고 있다. Vinyl-ether 유도물은 물과 비슷한 점도, 빠른 경화속도, 높은 기계적 강도, 산소와 무반응 등 좋은 특성이 있다. 하지만, 보관이 용이하지 않고 경화를 시작시켜 주는 광개시제와 잘 혼합이 되지 않아 침전되는 문제점이 있다.^[5]

나노임프린트 당면 과제

나노임프린트 기법이 나노사이즈의 패턴을 쉽게 단일 step으로 전면적으로 만들 수 있다는 장점을 이야기하였지만, 기존의 포토리소 공정을 대체하기 위해서는 많은 문제점을 해결해야만 한다. 현재 반도체 공정에서 일하는 엔지니어의 관점에서는 접촉식 공정이라는 점이 제일 먼저 현실성에서 벗어난다는 판단을 하고 있다. 접촉성 공정은 파티클 유발을 하기 때문에 이것은 뒷 공정에서 문제를 일으키고 나중에는 디바이스의 불량으로 이어지기 때문이다. 또한, 이미 언급한 바와 같이 비싼 스탬프의 나노 패턴들이 파티클로 인해서 깨지

REFERENCES

- [3] H. Ge *et al.*, Nano Lett. **5**, 179 (2005).
- [4] G. Y. Jung *et al.*, Langmuir **20**, 1158 (2005).
- [5] S. S. Song *et al.*, J. Vac. Sci. Technol. B **27**, 1984 (2009).

게 되어 영구적인 defect가 생기게 되면 이후 임프린트시 이 부분이 계속 defect로 남아서 불량이 생기게 되므로 새로운 defect 없는 스탬프 공급이 필요하다. 스탬프 제작에 있어서도 1x 전사라는 특성상 같은 사이즈인 나노 스케일의 패턴을 전면적으로 만들어야 하기 때문에 공정상, 비용상 많은 부담을 갖는 것이 현실이다.

접촉식 공정으로 인한 다른 문제점은 정렬 문제를 언급할 수 있겠다. 적층 구조의 디바이스 제작시 미세한 패턴 정렬이 필수적이다. 미국의 Molecular Imprints사에서는 정렬 허용도를 10 nm 이하인 Imprio 300 장비를 차세대 반도체 리소 장비로 개발하여 몇 년 안에 반도체 라인에 적용하고자 개발과 연구를 진행하고 있다. 하지만, 현실적으로 스탬프와 하부 패턴과의 정렬을 수행한 후 압력을 가해 임프린트를 하는 과정에서 스탬프와 기판 사이에 있는 용액 상태의 리지스트가 윤활제 역할을 하여 미세한 미끄럼 현상이 발생하여 나노 스케일의 정렬 허용도를 가지기가 힘들다.

차세대 리소그래피로 기술로 소개되는 다른 장비 및 공정들도 각각의 장·단점을 가지고 있다. 실제 생산라인에 적용되기 위해서는 Cost of Ownership(CoO), 생산량(wafer per hour), defects density, 정렬 허용도 측면에서 장비 및 공정 개발이 얼마나 빨리 개선이 되고 선점하느냐가 중요하다. 현재 임프린트 관련 마스크 제작 업체, 리지스트 개발 업체, 장비 개발 업체들이 상호 기술 교환 및 공동 투자를 통해 기술 선점을 위해 경쟁하고 있으며, 22 nm half-pitch의 CMOS 직접회로를 구현하는 대체 리소그래피 공정으로 목표로 하고 있다. 현재 장비 개발도 상용화 단계에 이르러 미국의 Molecular Imprints사는 차세대 CMOS 양산장비를 목표로 20 nm 이하의 정렬 및 생산량 4 ea/hr(12 inch)까지 구현하였다. 유럽의 Obducat, EVG, Suss MicroTech, 일본의 히타치, 도시바기계 그리고 한국의 NND 등 많은 업체들이 임프린트 장비 개발을 하고 있다.

나노임프린트 응용

임프린트의 다른 강점은 스탬프가 3D 구조를 가지고 있다면 한 번의 임프린트 공정으로 3D 구조의 패턴을 제작할 수 있다는 것이다. 이런 3D 구조는 기존의 포토리소그래피 공정으로는 다수의 마스크 패턴과 포토공정 및 후속공정들을 통해서 만들어지지만, 임프린트 공정은 한 번의 프린팅을 통해 가능하다. 이를 응용하여 제안되는 것이 Willson group에서 발표한 집적회로의 dual damascene 공정 적용이다.^[6] (Fig. 6(a)) 기존 포토 공정으로는 두 개의 포토마스크와 두 번의 포토 공정을 거쳐서 형성되는 trench와 via를 한 번의 임프

Fig. 6. (a) SEM images of damascene structure, top and tilt view, (b) A scheme of semiconducting light emitting diode with photonic crystal structure (right image shows light extraction from a pixel), (c) 25 nm pitch patterned media (pillar size: 18 nm), (d) 17 nm half-pitch metal nanowire crossbar structure, (e) Wire grid polarizer.

린트 공정으로 형성하기 때문에 시간과 공정의 단축에 따른 비용 절감이 기대된다.

스웨덴의 Obducat사는 타이완에 본부를 둔 Luxtaltek사에 light emitting diode(LED) 표면에 광결정(photonic crystal) 구조 제작용으로 장비수주를 하고 있다. 미래에는 에너지 절전형 LED가 형광등을 대체할 것이라 예상하고, 거대한 시장 형성을 기대하고 있다. LED 내부에서 형성된 빛은 전반사로 인하여 많은 양의 빛이 밖으로 나오지 못하고 내부에서 순환하다 에너지를 소실한다. 하지만, Fig. 6(b)와 같이 규칙적인 배열을 갖는 광결정의 LED 접목은 특정 파장대의 빛을 가두고 외부로 효과적으로 추출하기 때문에 디바이스 효율이 증가한다. 이러한 광결정은 수 nm 이내의 패턴 오차 범위 내에 만들어져야 하는데, 임프린트를 통해서 쉽게 구조 재현이 가능하다.

REFERENCES

- [6] B. H. Chao *et al.*, Proc. SPIE 6921:69210C (2008).

현실적으로 상용화에 제일 가까운 분야는 HDD(hard disk drive) 분야의 patterned media이다. HDD의 빠른 기록 밀도 증가는 현재의 grain 기반의 마그네틱 정보 매체의 한계에 미쳐, 1 Tbit/in²의 기록 밀도를 위해서는 수직형태의 마그네틱 바를 만드는 것이 제안되었다.^[7] 미국의 Molecular Imprints사와 스웨덴의 Obducat사는 HDD용 임프린트 장비를 개발하여 HDD maker에 장비 수주를 하여 제품을 출시할 예정이다. Fig. 6(c)는 히타치사의 임프린트 기법으로 형성된 patterned media로 pitch는 22 nm이고 원기둥의 지름은 18 nm이다.

미세 선폭 구현은 삼성전자가 2008년 Molecular Imprints사의 장비로 32 nm half-pitch를 보고하였고, 도시바의 경우 최소 18 nm half-pitch를 보고하였다. Hewlett-Packard 연구소는 2006년 17 nm half-pitch의 crossbar를 Nano Letter지에 보고하였다.^[8] (Fig. 6(d)) 또한, 임프린트 기법을 이용해서 crossbar 형태인 세계 최초의 분자 메모리 배열 소자를 발표하여 학계의 관심을 모았다. 임프린트의 반도체 분야 상용화 시기는 22 nm NAND flash 공정이 적용되는 2013년 정도로 예상하고 있다.

이외에도 LG전자에서 발표한 wire grid polarizer (Fig. 6(e)), DNA fluidic channel, microring resonator, organic LED 픽셀 패턴닝 등 여러 분야에서 단일 step 공정으로 적용되고 있다. 아직까지 임프린트의 응용은 적층구조의 디바이

스보다는 단일 step 디바이스 적용에서 이루어지고 있다. 이는 적층구조 미세 패턴 정렬을 위한 기술 개발에 시간이 더 필요함을 제시한다.

나오는 글

나노임프린트 기술은 위에서 기술한 바와 같이 나노디바이스의 패턴 전사가 쉽고, 장비적인 측면에서는 천문학적 개발 비용이 드는 차세대 광소스인 EUV, X-ray에 비해서 훨씬 경제적이어서 차세대 리소장비로 많은 관심을 받고 있다. 실제로 짧은 연구와 개발에도 공정 및 장비개발에 많은 진전이 있었고 밝은 미래를 제시하였지만, 아직도 실제 상용화를 위해서는 많은 보완할 점이 있는 것이 사실이다. 향후 몇 년 안에 단일 step을 응용한 디바이스가 상용화될 것으로 예상된다. 정렬도, 생산량 그리고 파티클 문제가 ITRS roadmap에서 제시한 기준 이내로 해결된다면 실제 반도체 라인에서 22 nm 이하의 패턴 구현에 적용할 수 있을 것이라 사료된다.

REFERENCES

- [7] B. K. Lee, National IT Industry Promotion Agency, Weekly IT Trends **1427**, 14 (2009).
- [8] G. Y. Jung *et al.*, Nano Lett. **6**, 351 (2006).