CENTRO UNIVERSITÁRIO FEI
THALES AUGUSTO RIBEIRO

**AVALIAÇÃO DO DESEMPENHO DO TRANSISTOR MOS SEM JUNÇÕES
CONFIGURADO COMO NANOFIO OU FINFET**

São Bernardo do Campo

2020

THALES AUGUSTO RIBEIRO

**AVALIAÇÃO DO DESEMPENHO DO TRANSISTOR MOS SEM JUNÇÕES
CONFIGURADO COMO NANOFIO OU FINFET**

Tese de Doutorado apresentada ao Centro
Universitário FEI, para obtenção do título de
Doutor em Engenharia Elétrica. Orientado
pelo Prof. Dr. Marcelo Antonio Pavanello.

São Bernardo do Campo

2020

Ribeiro, Thales Augusto.

AVALIAÇÃO DO DESEMPENHO DO TRANSISTOR MOS SEM
JUNÇÕES CONFIGURADO COMO NANOFIO OU FINFET / Thales
Augusto Ribeiro. São Bernardo do Campo, 2020.

168 p. : il.

Tese - Centro Universitário FEI.

Orientador: Prof. Dr. Marcelo Antonio Pavanello.

1. Transistores MOS sem Junções. 2. Mobilidade. 3. FinFET. 4.
Nanofio. 5. Temperatura. I. Pavanello, Marcelo Antonio, orient. II.
Título.

Aluno: Thales Augusto Ribeiro

Matrícula: 516104-7

Título do Trabalho: AVALIAÇÃO DO DESEMPENHO DO TRANSISTOR MOS SEM JUNÇÕES CONFIGURADO COMO NANOFIO OU FINFET.

Área de Concentração: Nanoeletrônica e Circuitos Integrados

Orientador: Prof. Dr. Marcelo Antonio Pavanello

Data da realização da defesa: 26/06/2020

ORIGINAL ASSINADA

Avaliação da Banca Examinadora

São Bernardo do Campo, / / .

MEMBROS DA BANCA EXAMINADORA

Prof. Dr. Marcelo Antonio Pavanello	Ass.: _____
Profª Drª Arianne Soares do Nascimento	Ass.: _____
Prof. Dr. Roberto Baginski Batista Santos	Ass.: _____
Prof. Dr. Gilson Inácio Wirth	Ass.: _____
Profª Drª Maria Glória Caño de Andrade	Ass.: _____

A Banca Examinadora acima-assinada atribuiu ao aluno o seguinte:

APROVADO ☒

REPROVADO ☐

VERSÃO FINAL DA TESE

ENDOSSO DO ORIENTADOR APÓS A INCLUSÃO DAS
RECOMENDAÇÕES DA BANCA EXAMINADORA

Aprovação do Coordenador do Programa de Pós-graduação

Prof. Dr. Carlos Eduardo Thomaz

Dedico este trabalho a minha família

AGRADECIMENTOS

Agradeço primeiramente ao meu orientador Dr. Marcelo Antonio Pavanello pela oportunidade de realizar esse trabalho assim como toda ajuda, paciência, dedicação e atenção depositados em mim durante todo esse trabalho.

Aos professores Dra. Arianne Soares do Nascimento, Dr. Gilson Inácio Wirth, Dra. Maria Glória Cãno de Andrade, e Dr. Roberto Bagisnki Batista Santos, por todos os comentários na defesa de tese, que ajudaram a melhorar esse trabalho.

Aos professores Dr. Rudolf Theoderich Bühler e Dra. Arianne Soares do Nascimento por todos os conselhos e ajuda dados no exame de qualificação.

Aos professores, Dra. Michelly de Sousa, Dr. Renan Trevisoli, Dr. Rodrigo Doria, Dr. Salvador Gimenez, Dr. Renato Giacomini por toda ajuda e suporte que me foi concedido.

Aos meus amigos que fazem parte do grupo de alunos na pós-graduação do Centro Universitário da FEI, Allan, Egon, Gabriel, Genaro, Ligia, Fernando e Flávio, por toda ajuda que me foi dada durante esse período do trabalho.

Aos meus pais pelo apoio, carinho e suporte que me ajudaram durante esses anos de Doutorado.

Ao meu irmão que sempre esteve ao meu lado me dando forças para continuar esse trabalho.

A Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Brazil (CAPES) - Finance Code 001 e a FAPESP (#2016/10832-1) pelo apoio financeiro indispensável para a realização desse trabalho.

E a tantas outras pessoas que involuntariamente foram omitidos, mas que contribuíram de alguma forma.

“You have to study a great deal to know a little”

Montesquieu

RESUMO

Esse trabalho estuda como as diferentes configurações de porta dos transistores MOS sem junções afetam suas características elétricas. Foram realizadas medidas em amostras experimentais com transistores MOS sem junções variando a largura da aleta de silício, assim como simulações numéricas tridimensionais, que foram calibradas com os resultados experimentais, utilizando os modelos que melhor se aplica a física dos dispositivos MOS sem junções. Com as simulações tridimensionais ajustadas para a largura da aleta de silício, foi feito um estudo em função da altura da aleta do silício sobre suas características elétricas. Esses transistores podem ser configurados ou como nanofios ou como FinFETs dependendo da altura da aleta de silício. Foi obtido que transistores FinFETs MOS sem junções (altura maior que a largura da aleta de silício), tem suas melhores características elétricas para dispositivos de canal longo com largura da aleta estreita e com altura da aleta com valores maiores que 30 nm. Para os nanofios (altura e largura da aleta de silício similares) transistores MOS sem junções o melhor potencial pode ser observado com a diminuição do comprimento do canal, com largura e altura da aleta de silício estreitos (por volta de 10 nm). A mobilidade dos dispositivos experimentais analisada pelo método do Split-CV, obtendo a mobilidade efetiva dos transistores. Foi obtido que para uma diminuição na largura da aleta de silício a mobilidade aumenta, devido a redução do espalhamento por impurezas ionizadas. Foram também realizadas medidas em função da alta temperatura nos transistores MOS sem junções com nanofios de porta tripla a dispositivos quase planares na faixa de 300 K a 500 K. Foi analisado pela mobilidade efetiva os efeitos dos tipos de espalhamento dos portadores em função da largura da aleta de silício experimentalmente e via simulações. Foi visto que transistores quase planares sofrem menos com o efeito de espalhamento por fônons comparado aos nanofios, sendo que este último tem uma maior influência da rugosidade de superfície. Comparando os expoentes da temperatura pode-se observar que os transistores MOS sem junções sofrem mais com o efeito do espalhamento por fônons do que com efeito Coulomb em transistores com aleta de silício estreita. Dessa forma os dispositivos com largura da aleta estreitas possuem uma maior variação da mobilidade com a temperatura comparado aos dispositivos quase planares.

Palavras-Chaves: Transistores MOS sem junções, Mobilidade, FinFET, Nanofio, Temperatura.

ABSTRACT

This work studies how the different gate configurations of junctionless transistors affects their electrical characteristics. Measurements were made on experimental junctionless transistors varying the fin width as well as three-dimensional numerical simulations, which were calibrated with the experimental results, using the models that best apply to the physics of the junctionless devices. With the three-dimensional simulations adjusted for the fin width, a study was made based on the fin height and its electrical characteristics. These transistors can be configured either as FinFETs or as nanowires depending on the height of the silicon fin. It was obtained that junctionless FinFETs (fin height larger than the fin width), have their best electrical characteristics for long channel devices with narrow fin width and fin height with values greater than 30 nm. For junctionless nanowire transistors (similar fin height and fin width), the best potential can be seen with the decrease in the length of the channel, with narrow width and short height of the silicon fin (around 10 nm). The mobility of the experimental devices analyzed by the Split-CV method, obtaining the effective mobility of the transistors. It was obtained that for a decrease in the fin width it increases the mobility, due to the reduction of Ionized Impurity scattering. Measurements were also made due to the high temperature in triple gate junctionless nanowire transistors to almost planar devices in the range of 300 K to 500 K. It was analyzed by the effective mobility, the effects of the types of carrier scattering depending on the fin width experimentally and via simulations. It has been seen that quasi-planar transistors suffer less from the scattering effect by phonons compared to nanowires, the latter having a greater influence of surface roughness. Comparing the temperature exponents, junctionless transistors suffer more from the effect of scattering by phonons than with Coulomb effect in transistors with narrow fin width. Thus, narrow fin width devices have a greater variation of mobility with temperature compared to quasi-planar devices.

Keywords: Junctionless, Mobility, FinFET, Nanowire, Temperature.

LISTA DE FIGURAS

Figura 1– Nós tecnológicos pelo ano de fabricação.....	37
Figura 2– Custo de Design e de Fabricação de Circuitos integrados.....	38
Figura 3–Evolução da arquitetura de porta dos transistores.....	39
Figura 4– Esquemático de um transistor SOI modo inversão e o diagrama de faixas de energia da estrutura.....	40
Figura 5– Correlação entre os tipos de dispositivos, a espessura da camada de silício e a espessura do óxido enterrado.....	42
Figura 6 - A - Transistor de porta tripla com suas dimensões. B - Corte de um transistor modo inversão. C - Corte de um transistor modo acumulação. D - Corte de um transistor sem junções.	45
Figura 7 - Funcionamento dos transistores sem junção antes e depois da tensão de limiar.....	47
Figura 8– Perfil transversal e características I-V de transistores MOS sem junções fabricados com comprimento de canal de 3nm.	48
Figura 9. Depleção da fonte e do dreno em a) transistor modo inversão e b) transistor sem junções.....	49
Figura 10 - Variação da tensão de limiar de transistores sem junção em função largura e da altura da aleta de silício.....	51
Figura 11. Curvas do potencial eletrostático em função da tensão aplicada ao dreno para a) transistor de canal longo e b) de canal curto com DIBL.....	52
Figura 12 - Corrente de dreno em escala monologarítmica em função da tensão de porta, com valores da inclinação de sublimiar e DIBL.....	54
Figura 13 – Capacitância de porta a porta em função da tensão de porta, para variação em W_{FIN} e H_{FIN}	55
Figura 14 – Método para a extração da resistência série em dispositivos MOS sem junções..	56
Figura 15 - Elipsóides de energia constante, mostrando os espalhamentos entre os vales.	59

Figura 16 Concentração intrínseca, Faixa Proibida e Afinidade eletrônica do silício em função da temperatura de 300 K a 500 K para a $N_D = 4.10^{18} \text{ cm}^{-3}$	64
Figura 17 Concentração efetiva de dopantes em função da temperatura de 300 K a 500 K para a $N_D = 4.10^{18} \text{ cm}^{-3}$	65
Figura 18 - Mobilidade efetiva dos elétrons em função do campo elétrico.	68
Figura 19 – Figura esquemática da variação da largura da aleta de silício.	69
Figura 20 – Perfil de transistores MOS sem junções fabricados no CEA-LETI, com seus parâmetros geométricos.	72
Figura 21 – Corrente de dreno em função da tensão de porta, variando a largura da aleta de silício, para transistores MOS sem junções com $V_{DS} = 50\text{mV}$ em (A) Escala Linear e (B) Escala Monologarítmica.....	73
Figura 22 – Curvas da capacitância entre a porta e o canal (C_{gc}) em função da tensão de porta aplicada para transistores MOS sem junções.....	74
Figura 23– Capacitância Máxima em função da largura da aleta de silício de máscara e a regressão linear dos resultados para (A) Transistor tipo n e (B) Transistor tipo p.	75
Figura 24– Extração do EOT pela capacitância máxima de um transistor quase planar para (A) Transistor tipo n e (B) Transistor tipo p.....	76
Figura 25– Tensão de limiar extraída para transistores MOS sem junções em função da largura da aleta de silício.....	77
Figura 26– Inclinação de Sublimiar extraída para transistores MOS sem junções em função da largura da aleta de silício.....	77
Figura 27– Densidade de carga média em função da tensão de porta para (A) Transistor tipo n e (B) Transistor tipo p.....	78
Figura 28 - Mobilidade efetiva em função da densidade de portadores, para (A) dispositivos tipo n e (B) tipo p.....	79
Figura 29 - Mobilidade máxima e Mobilidade ($V_{GS} = V_{FB}$) em função da largura da aleta de silício para (A) Transistor tipo n e (B) Transistor tipo p.	81

Figura 30 - Estrutura de um transistor MOS sem junções com espaçadores variando H_{FIN} e W_{FIN} utilizadas nas simulações.	82
Figura 31 – Curvas simulações com diversos modelos descritos anteriormente de um transistor MOS sem junções para A) Corrente de dreno e B) Transcondutância.....	85
Figura 32 - Curvas simuladas ajustadas da corrente de dreno em função da tensão de porta, para curvas em escala linear e em escala monologarítmica.....	87
Figura 33 - Curvas simuladas e ajustadas com resultados experimentais da transcondutância em função da tensão de porta.....	88
Figura 34 - Curvas simuladas e ajustadas com curvas experimentais da capacitância da porta ao canal em função da tensão de porta.....	88
Figura 35 - Mobilidade dos elétrons em função da posição do canal, do corte Horizontal da secção transversal de um transistor sem junção, para (A) $W_{FIN} = 218$ nm e (B) $W_{FIN} = 13$ nm.	89
Figura 36 - Mobilidade dos elétrons em função da posição do canal, do corte Vertical da secção transversal de um transistor sem junção, para (A) $W_{FIN} = 218$ nm e (B) $W_{FIN} = 13$ nm.....	90
Figura 37 - Corrente de dreno em função da sobretensão de condução, para dispositivos variando a concentração de dopantes do canal e a das extensões de fonte e dreno.....	92
Figura 38 - Tensão de limiar extraída em função de H_{FIN} para os transistores MOS sem junção com W_{FIN} de 8, 13 e 18 nm e L_G de 100, 50 e 30 nm.....	93
Figura 39 – Valores de DIBL em função de H_{FIN} para os transistores MOS sem junção com W_{FIN} de 8, 13 e 18 nm e L_G de 100, 50 e 30 nm.	94
Figura 40– Comprimento natural calculado para H_{FIN} de 10 nm a 60 nm e W_{FIN} de 8 nm a 18 nm.	95
Figura 41 - Inclinação de sublimiar em função de H_{FIN} para os transistores MOS sem junção com W_{FIN} de 8, 13 e 18 nm e L_G de 100, 50 e 30 nm.....	96
Figura 42 – Fator de corpo calculado para os dispositivos com H_{FIN} de 10 nm a 60 nm e com W_{FIN} de 8 nm a 18 nm.....	97
Figura 43 - Resistencia Série em função de H_{FIN} para os transistores MOS sem junção com W_{FIN} de 8, 13 e 18 nm e L_G de 100, 50 e 30 nm.....	98

Figura 44 - Corrente de estado ligado com sobretensão de condução de 0.8V em função de H_{FIN} para os transistores MOS sem junção com W_{FIN} de 8, 13 e 18 nm e L_G de 100, 50 e 30 nm.	99
Figura 45 - Corrente de desligamento com sobretensão de condução de -0.3V em função de H_{FIN} para os transistores MOS sem junção com W_{FIN} de 8, 13 e 18 nm e L_G de 100, 50 e 30 nm.	100
Figura 46 - Relação de I_{ON}/I_{OFF} em função de H_{FIN} para os transistores MOS sem junção com W_{FIN} de 8, 13 e 18 nm e L_G de 100, 50 e 30 nm.	101
Figura 47 – Pontos simulados para a criação de cada curva de contorno.	102
Figura 48 – Contornos da inclinação de sublimiar (mV/dec) em função da largura e da altura da aleta de silício para transistores com $L_G=100$ nm.	104
Figura 49 - Contornos do DIBL (mV/V) em função da largura e da altura da aleta de silício para transistores com $L_G = 100$ nm.	106
Figura 50 - Contornos da relação I_{ON}/I_{OFF} em função da largura e da altura da aleta de silício para transistores com $L_G = 100$ nm.	109
Figura 51 - Variação da relação I_{ON}/I_{OFF} em função do DIBL e da Inclinação de sublimiar, com (A) e (C) $N_{FD} = 4.10^{18} \text{ cm}^{-3}$ e (B) e (D) $N_{FD} = 5.10^{20} \text{ cm}^{-3}$ nas extensões.	110
Figura 52 – Estrutura esquemática das simulações com a variação de underlap.	112
Figura 53 - DIBL em função do comprimento de underlap de porta para dispositivos com L_G de 100, 50 e 30 nm para altura da aleta de 10 e 30 nm e largura da aleta de 13 nm.	113
figura 54 – Inclinação de sublimiar em função do comprimento de underlap de porta para dispositivos com L_G de 100, 50 e 30 nm para altura da aleta de 10 e 30 nm e largura da aleta de 13 nm.	114
Figura 55 –Relação I_{ON}/I_{OFF} em função do comprimento de underlap de porta para dispositivos com L_G de 100, 50 e 30 nm para altura da aleta de 10 e 30 nm e largura da aleta de 13 nm.	114
Figura 56 - Corrente de dreno em função da tensão de porta aplicada aos transistores MOS sem junções com $W_{FIN} = 13$ nm a $10\mu\text{m}$.	116
Figura 57- Corrente de dreno em função da sobretensão de condução aplicada aos transistores sem junção com $W_{FIN} = 13$ e 58 nm.	117

Figura 58- Corrente de dreno normalizada pela largura efetiva em função da sobretensão de condução aos transistores sem junção com $W_{FIN} = 13 \text{ nm}$, 18 nm , 38 nm , 58 nm e $10\mu\text{m}$.	118
Figura 59- Transcondutância em função da tensão de porta aplicada aos transistores sem junção em função da temperatura com $W_{FIN} = 13 \text{ nm}$, 18 nm , 38 nm e 58 nm .	119
Figura 60- Transcondutância máxima normalizada pela largura da aleta de silício em função da tensão de porta aplicada aos transistores sem junção em função da temperatura com $W_{FIN} = 13 \text{ nm}$, 18 nm , 38 nm e 58 nm .	119
Figura 61- Capacitância de porta ao canal em função da tensão de porta aplicada aos transistores MOS sem junção com $W_{FIN} = 13 \text{ nm}$, 18 nm , 38 nm , 58 nm e $10\mu\text{m}$.	120
Figura 62- Resultados experimentais da tensão de limiar e da inclinação de sublimiar em função da temperatura.	121
Figura 63- Taxa de variação da tensão de limiar em função da temperatura calculada pela equação (36) em função da temperatura.	122
Figura 64- Mobilidade dos elétrons em função da tensão de porta aplicada aos transistores MOS sem junção com $W_{FIN} = 13 \text{ nm}$, 18 nm , 38 nm , 58 nm e $10\mu\text{m}$.	123
Figura 65- Mobilidade dos elétrons em função da densidade de carga aplicada aos transistores MOS sem junção com $W_{FIN} = 13 \text{ nm}$, 18 nm , 38 nm , 58 nm e $10\mu\text{m}$.	124
Figura 66 - Mobilidade dos elétrons para a densidade de carga de $5 \cdot 10^{12} \text{ cm}^{-2}$ aplicada aos transistores sem junções com $W_{FIN} = 13 \text{ nm}$, 18 nm , 38 nm , 58 nm e $10\mu\text{m}$.	125
Figura 67 - Corrente de dreno em função da tensão de porta aplicada aos transistores sem junção com $W_{FIN} = 13$, 18 e 38 nm comparando dados experimentais e simulados.	127
Figura 68- Mobilidade efetiva em função da sobretensão de porta aplicada dos transistores sem junção com $W_{FIN} = 13 \text{ nm}$.	128
Figura 69 - Mobilidade máxima e mobilidade $0,5\text{V}$ após a mobilidade máxima para diversos valores de largura da aleta de silício. E a degradação da mobilidade para diversos valores de largura da aleta de silício em função da temperatura.	129
Figura 70- Mobilidade efetiva em função do campo elétrico dos transistores sem junção com o coeficiente de degradação da mobilidade pelo campo elétrico.	130

LISTA DE TABELAS

Tabela 1 - Principais parâmetros geométricos utilizados nas simulações.....	82
Tabela 2 - principais parâmetros do modelo IALMOB utilizados nas simulações.	86
Tabela 3 – Concentração de dopantes do canal e da extensão de fonte e dreno utilizados nas simulações.....	91

ABREVIATURAS

MOS	<i>“Metal Oxide Semiconductor”</i>
CMOS	<i>“Complementary Metal Oxide Semiconductor”</i>
SOI	<i>“Silicon on Insulator”</i>
FD-SOI	<i>“Full depleted Silicon on Insulator”</i>
PD-SOI	<i>“Partial Depleted Silicon on Insulator”</i>
MOSFET	<i>“Metal Oxide Semiconductor Field Effect Transistor”</i>
FinFET	<i>“Fin Field Effect Transistor”</i>
DIBL	<i>” Drain Induced Barrier Lowering”</i>
IAMOB	<i>“Inversion and Accumulation Layer Mobility”</i>
MIGFET	<i>“Multiple Independent Gate Field Effective Transistor”</i>
CYNTHIA	<i>“Cylindrical Thin-Pillar Transistor”</i>
MFXMOS	<i>“Multi Fin XMOS”</i>
DELTA	<i>“Depleted Lean-channel Transistor”</i>
CEA	<i>“Commissariat à l’énergie atomique et aux énergies alternatives”</i>
LETI	<i>“Laboratory of Electronics Information Technology”</i>

LISTA DE SIMBOLOS

A	Área (m ²)
B	Parâmetros de ajuste do simulador da mobilidade limitada por fônons
C	Cargas fixas ionizadas (C)
C _A	Parâmetros de ajuste do simulador da mobilidade limitada por fônons
C _{BOX}	Capacitância do óxido enterrado por unidade de comprimento (F/m)
C _{GC}	Capacitância de porta ao canal (F)
C _{GG}	Capacitância de porta à porta (F)
C _{OX}	Capacitância do óxido de porta por unidade de comprimento (F/m)
D	Parâmetro de ajuste do simulador da mobilidade limitada pelo efeito Coulomb
d _{max}	Depleção máxima do silício (nm)
D _e	Coeficiente de Difusão dos elétrons (m ² /s)
D _p	Coeficiente de Difusão das lacunas (m ² /s)
DIBL	Drain Induced Barrier Lowering (V/V)
DEG	Estreitamento da Faixa Proibida (eV)
E	Campo elétrico (V/m)
E ₀	Energia mínima da faixa de condução (eV)
E _{condução}	Energia da faixa de condução (eV)
E _{EFF}	Campo elétrico efetivo (V/m)
E _{valencia}	Energia da faixa de valência (eV)
E _{Fermi}	Energia da faixa de Fermi (eV)
E _g	Tamanho da Faixa Proibida (eV)
E _{g300K}	Tamanho da Faixa proibida em 300 K (eV)
EI	Integridade Eletrostática
E _{Intrínseco}	Energia da faixa Intrínseca (eV)
E _{vácuo}	Energia da faixa do Vácuo (eV)
g _M	Transcondutância (S)
ħ	Constante reduzida de Plank
H _{FIN}	Altura da aleta de silício (nm)
I _{DS}	Corrente de dreno (A)
I _{ON}	Corrente de estado ligado (A)
I _{OFF}	Corrente de estado desligado (A)
I _{TOTAL}	Corrente de dreno medida experimentalmente (A)

J_n	Densidade de corrente dos elétrons (A)
J_p	Densidade de corrente das lacunas (A)
k	Parâmetros de ajuste da temperatura na mobilidade limitada por fônons
k_B	Constante de Boltzmann (eV/K)
L_G	Comprimento de canal (nm)
q	Carga do elétron (C)
m^*	Massa efetiva
N	Densidade de carga (cm ⁻²)
n	Fator de corpo
n_e	Concentração de elétrons (cm ⁻³)
n_i	Concentração intrínseca (cm ⁻³)
$N_{A,D}$	Dopagem do Canal com dopantes tipo p ou tipo n (cm ⁻³)
N_C	densidade de estados da faixa de condução
N_D	Concentração de dopantes tipo n (cm ⁻³)
N_{eff}	Concentração de dopantes efetiva (cm ⁻³)
N_V	Densidade de estados da faixa de valência
p_h	Concentração de Lacunas (cm ⁻³)
P	Perímetro (m)
Q_{ACC}	Carga de acumulação (C)
Q_{SI}	Carga do Silício (C)
R	Recombinação dos portadores
R_{SD}	Resistencia Série (Ω)
SS	Inclinação de sublimiar (V/dec)
SCE	Efeito de canal curto (V)
T	Temperatura (K)
t_{dep}	profundidade de depleção (nm)
T_{SI}	Espessura da camada de silício (nm)
V_{Bi}	potencial de fonte e dreno (V)
V_{BS}	Tensão de Substrato (V)
V_{BS2}	Função de continuidade entre V_{FB} e V_{BS} (V)
V_{DS}	Tensão de Dreno (V)
V_{FB}	Tensão de faixa-plana (V)
V_{GS}	Tensão de Porta (V)
V_{OX1}	Potencial do óxido da primeira interface (V)

V_{OX2}	Potencial do óxido da segunda interface (V)
V_S	Tensão de Fonte (V)
V_t	Potencial Térmico (V)
V_{TH}	Tensão de Limiar (V)
$V_{TH,CanalLongo}$	Tensão de limiar de um transistor de canal longo (V)
$V_{TH,1}$	Tensão de Limiar 1 para o cálculo de DIBL (V)
$V_{TH,2}$	Tensão de Limiar 2 para o cálculo de DIBL (V)
$V_{DS,1}$	Tensão de Dreno 1 para o cálculo de DIBL (V)
$V_{DS,2}$	Tensão de Dreno 2 para o cálculo de DIBL (V)
W_{eff}	Largura efetiva da aleta de silício (nm)
W_{FIN}	Largura da aleta de silício (nm)
x_j	Profundidade de junção (nm)
π	pi
α	Parâmetro de ajuste referente a Temperatura no simulador
β	Parâmetro de ajuste referente a Concentração de dopantes do simulador
Δ_{RS}	Valor do desvio RMS da interface (m)
Λ	Comprimento de correlação (m)
Δ	Laplace
∇	Gradiente
δ	Parâmetro de ajuste da intensidade da rugosidade de superfície no simulador
ϵ_{Si}	Permissividade do silício (F/cm)
ϵ_{OX}	Permissividade do óxido de silício (F/cm)
λ	Comprimento natural de uma estrutura porta tripla (nm)
λ_W	Comprimento natural de uma estrutura planar (nm)
λ_H	Comprimento natural de uma estrutura porta dupla (nm)
μ_{eff}	Mobilidade efetiva (cm ² /V.s)
μ_{max}	Parâmetro da mobilidade máxima no simulador
μ_{min}	Parâmetro da mobilidade mínima no simulador
μ_{ph}	Mobilidade limitada por fônons (cm ² /V.s)
$\mu_{F,3D}$	Mobilidades limitada por fônons 3D (cm ² /V.s)
$\mu_{F,2D}$	Mobilidades limitada por fônons 2D (cm ² /V.s)
μ_C	Mobilidade limitada pelo efeito Coulomb (cm ² /V.s)
$\mu_{C,3D}$	Mobilidades limitada pelo efeito Coulomb 3D (cm ² /V.s)
$\mu_{C,2D}$	Mobilidades limitada pelo efeito Coulomb 2D (cm ² /V.s)

μ_{SR}	Mobilidade limitada por rugosidade de superfície ($\text{cm}^2/\text{V.s}$)
μ_L	Mobilidade na superfície lateral do canal ($\text{cm}^2/\text{V.s}$)
μ_T	Mobilidade na superfície do topo do canal ($\text{cm}^2/\text{V.s}$)
μ_n	Mobilidade dos elétrons ($\text{cm}^2/\text{V.s}$)
μ_p	Mobilidade das lacunas ($\text{cm}^2/\text{V.s}$)
θ	Parâmetro de ajuste referente a Temperatura no simulador
Φ_{Fermi}	Potencial de Fermi (V)
Φ_{Si}	Potencial do Silício (V)
Φ_{M1}	Função trabalho do metal de porta da primeira interface (V)
Φ_{M2}	Função trabalho do metal de porta da segunda interface (V)
Φ_{S1}	Potencial do silício da primeira interface (V)
Φ_{S2}	Potencial do silício da segunda interface (V)
$\Phi_{F_{n,p}}$	Potencial de Fermi para material tipo n ou p (V)
χ_{Si}	Afinidade eletrônica do Silício (eV)
$\chi_{300\text{K}}$	Afinidade eletrônica do Silício em 300 K (eV)
χ_{ef}	Afinidade eletrônica do Silício efetiva em função da temperatura (eV)

SÚMARIO

1 INTRODUÇÃO	33
2 REVISÃO BIBLIOGRÁFICA	37
2.1 CENÁRIO TECNOLÓGICO ATUAL E FUTURO	37
2.2 TECNOLOGIA SOI	39
2.3 TRANSISTORES DE MÚLTIPLAS PORTAS	43
2.4 NANOFIOS TRANSISTORES SEM JUNÇÃO	44
2. 5 PARÂMETROS ELÉTRICOS	48
2.5.1 Efeitos De Canal Curto	48
2.5.2 Tensão De Limiar.....	50
2.5.3 Drain Induced Barrier Lowering (DIBL)	52
2.5.4 Inclinação de sublimiar	53
2.5.5 Capacitância De Porta Ao Canal	54
2.5.6 Resistência Série de Fonte e Dreno	55
2.5.7 Mobilidade	56
2.5.7.1 <i>Modelo de transporte difusão-deriva.....</i>	57
2.5.7.2 <i>Espalhamentos dos portadores de carga.</i>	59
2.5.8 Características do elétricas em função da temperatura.....	63
2.5.9 Mobilidade dos elétrons em função da temperatura.....	65
2.5.10 Extração da mobilidade experimental.....	68
2.5.11 Efeitos da largura da aleta de silício na mobilidade efetiva.	69
3 ESTUDO DA GEOMETRIA DA ALETA DE SILICIO.....	71
3.1 ESTUDO DA INFLUÊNCIA DA LARGURA DA ALETA DE SILÍCIO ATRAVÉS DE DISPOSITIVOS EXPERIMENTAIS	71

3.1.1 Extração de parâmetros dos transistores MOS sem junções experimentais.....	74
3.2 ESTUDO DA INFLUÊNCIA DA LARGURA DA ALETA DE SILÍCIO ATRAVÉS DE DISPOSITIVOS SIMULADOS	81
3.2.1 Avaliação dos modelos de mobilidade para transistores MOS sem junções.....	82
3.2.2 Calibração da simulação dos transistores MOS sem junções com os resultados experimentais.	85
3.2.3 Resultados simulados em função da largura da aleta de silício.	86
3.3 ESTUDO DA INFLUÊNCIA ALTURA DA ALETA DE SILÍCIO.....	90
3.4 ESTUDO DO COMPROMISSO ENTRE LARGURA E ALTURA DA ALETA DE SILÍCIO.....	102
3.5 ESTUDO DOS EFEITOS DO UNDERLAP NAS CARACTERÍSTICAS ELÉTRICAS	111
4 EFEITOS DA ELEVAÇÃO DA TEMPERATURA SOBRE AS PROPRIEDADES ELÉTRICAS DOS TRANSISTORES MOS SEM JUNÇÕES.....	115
4.1 SIMULAÇÃO DOS TRANSISTORES SEM JUNÇÃO EM ALTA TEMPERATURA	126
5 CONCLUSÕES.....	131
6 TRABALHOS FUTUROS.....	133
7 PUBLICAÇÃO DE ARTIGOS EM PERIÓDICOS.....	135
8 PUBLICAÇÃO DE ARTIGOS EM CONFERÊNCIAS INTERNACIONAIS	137
9 PUBLICAÇÃO DE ARTIGOS EM CONFERÊNCIAS NACIONAIS.....	139
10 PARTICIPAÇÃO EM EVENTOS	141
11 REFERÊNCIAS	143
APÊNDICE A - ARQUIVO DE SIMULAÇÃO: ESTRUTURA NO SENTAUROS STRUCTURE EDITOR.....	155
APÊNDICE B - ARQUIVO DE SIMULAÇÃO: SIMULAÇÃO NO SENTAUROS DEVICE	163

APÊNDICE C - ARQUIVO DE SIMULAÇÃO: PARÂMETROS NO SENTAURUS DEVICE.....	167
---	------------

1 INTRODUÇÃO

Os circuitos integrados (CIs) estão sempre avançando com o propósito de aumentar a densidade de funções disponíveis em um circuito integrado, com o menor aumento no custo da produção, e uma das formas em que isso é feito é através da diminuição das dimensões dos transistores (BARRAUD *et al*, 2013). Os dispositivos com tecnologia Complementary Metal Oxide Semiconductor (CMOS) tem como característica na diminuição de suas dimensões (no caso o comprimento de canal) um aumento da corrente elétrica. Porém, chegou um ponto em que as propriedades elétricas dos transistores começaram a ser comprometidas com a diminuição das dimensões do canal. Devido aos efeitos de canal curto há uma redução na tensão de limiar do transistor e o aumento na inclinação de sublimiar, diminuindo a velocidade desses dispositivos.

Com a redução das dimensões dos dispositivos ficando cada vez menores, a forma que se encontrou para continuar o avanço da tecnologia foi o desenvolvimento de alternativas tecnológicas para aumentar a corrente e diminuir os efeitos de canal curto. A utilização da tecnologia silício sobre isolante (SOI) foi uma maneira de amenizar os efeitos de canal curto. Uma outra maneira encontrada foi a criação de dispositivos com mais portas, que aumentam a corrente de dreno e o controle da porta sobre as cargas do canal e eventualmente amenizando os efeitos de canal curto. Isso foi inicialmente determinado teoricamente por (SEKIGAWA; HAYSHI; 1984), com o dispositivo XMOS e foi experimentalmente confirmado pela criação do transistor *Depleted Lean-channel Transistor* (DELTA) (HISAMOTO; KAGA; KAWAMOTO, 1989). Passados por diversas modificações, esse conceito de transistor MOS (Metal Oxide Semiconductor) chegou ao conhecido FinFET (HUANG *et al*, 1999), que se encontra em produção em massa na atualidade (COURTLAND, 2017).

Para aumentar a densidade de transistores em circuitos integrados, se deu início ao escalonamento geométrico dos transistores, onde a simples redução nas dimensões dos transistores planares foi o suficiente para melhorar a performance durante muitos anos, desde a década de 1970 até o início dos anos 2000. A partir desse ponto a redução geométrica dos transistores começou a ficar mais complexa e então se iniciou uma redução equivalente, que foi caracterizado com o desenvolvimento de novos materiais para utilização nos transistores como os materiais isolantes de alta constante dielétrica, metal mid-gap e a adoção de transistores de múltiplas portas onde o transistor se transforma em uma nova estrutura tridimensional. Atualmente ainda estamos nessa fase de redução equivalente. E as projeções para o futuro

mostram que os dispositivos passarão a uma nova revolução tridimensional, obtendo transistores verticais, permitindo ainda mais o aumento da integração nos transistores em circuitos integrados (IRDS, 2018).

Dentre esses dispositivos de múltiplas portas desenvolvidos recentemente, o nanofio transistor sem junções em tecnologia SOI, que basicamente é um resistor controlado pela porta, apresenta um grande potencial para os futuros nós tecnológicos, no escalamento desses transistores e no aumento da densidade de dispositivos em circuitos integrados (COLINGE, 2009), (SHAN *et al*, 2007). Eles apresentam uma grande vantagem de apresentar menos etapas no processo de fabricação (VANDOOREN *et al*, 2018), simplificando o processo e diminuindo custos. A redução nas etapas do processo de fabricação vem do fato que não existe gradiente da concentração de dopantes entre a fonte e o dreno e o canal. Nas características elétricas, o nanofio transistor sem junções apresenta uma maior redução dos efeitos de canal curto e, conseqüentemente, um maior potencial para redução de dimensões se comparado ao transistores que operam em modo inversão (PARK *et al*, 2012). Além do fato de que sem as junções do canal a implantação e difusão dos dopantes do dreno e da fonte para dentro do canal não é tão crítica quanto nos transistores modo inversão (YAN *et al*, 2011).

Porém, as diferentes formas de condução de corrente desses dispositivos pelo corpo e pela camada de acumulação dos portadores majoritários, com uma física totalmente diferente dos dispositivos convencionais, impõe uma adequada adaptação da análise e extração de parâmetros elétricos. Logo, muitos métodos desenvolvidos para dispositivos que operam no modo inversão foram adaptados ou estendidos para os nanofios transistores sem junções. Entretanto, apenas recentemente os métodos de extração de parâmetros elétricos, passaram a considerar a acumulação de portadores (RUDENKO *et al*, 2016). Entre os parâmetros dos nanofios transistores sem junções, o que possui importância incomparável é a mobilidade como visto em (DORIA *et al*, 2017) e (RUDENKO *et al*, 2014), que está diretamente ligada com a corrente que passa no transistor e o seu entendimento é fundamental para o aprimoramento desses dispositivos.

O estudo da mobilidade em função da temperatura também tem uma grande importância. Os transistores MOS sem junções já foram estudados em função da temperatura, sendo em sua maioria para temperaturas baixas a temperatura ambiente. (TREVISOLI *et al*, 2016) estudou os efeitos da baixa temperatura nas características elétricas dos transistores sem junção, como tensão de limiar, inclinação de sublimiar e resistência série. (HAN; WANG,

2013) estudou os efeitos da mobilidade em baixas e altas temperaturas, extraindo a mobilidade de corpo via simulações com o modelo de Masetti (SYNOPSIS, 2018), obtendo valores da mobilidade de baixo campo em função de uma ampla faixa de temperatura. (JEON *et al*, 2013C) estudou o efeito da mobilidade em função de dispositivos experimentais extraindo a mobilidade de baixo campo pelo método do Y-Function e analisando os tipos de mobilidades limitadas pelos espalhamentos de rede, pelo espalhamento Coulomb e pelas impurezas neutras em uma faixa de temperatura de 75 K a 350 K. (LEE *et al*, 2010), fez um amplo estudo dos transistores sem junções comparando aos dispositivos modo inversão extraindo a mobilidade de baixo campo em dispositivos experimentais, e analisando os efeitos do espalhamento de rede e das impurezas ionizadas na condução de depleção parcial. (LI *et al*, 2013) realizou um estudo da mobilidade em dispositivos experimentais de baixa temperatura com a extração pelo Y-Function, analisando os espalhamentos dos portadores em temperaturas de 15 K a 75 K. De modo similar (MA *et al*, 2013) também obteve resultados da mobilidade extraída pelo Y-Function em função de uma faixa de temperatura de 15 K a 300 K em transistores nanofio sem junções altamente dopados. (JEON *et al*, 2014) também fez um estudo da rugosidade de superfície em baixas temperaturas a 350 K observando uma baixa influência da rugosidade de superfície e uma maior influência do efeito coulomb, nos resultados.

O estudo da mobilidade em função alta temperatura apresenta resultados nas características elétricas em (BARRAUD *et al*, 2013) e mais recentes em modelos que se estendem aos transistores MOS sem junções em alta temperatura em (PAVANELLO *et al*, 2019) e (OPROGLIDIS *et al*, 2018). Porém, a análise em função da alta temperatura apresenta resultados ainda não publicados na literatura, tanto na identificação dos tipos de espalhamento da mobilidade via método Split-CV, quanto o estudo em alta temperatura de diversos tipos de largura da aleta de silício nos transistores nanofios.

Essa tese apresenta no segundo capítulo uma revisão bibliográfica das características dos transistores SOI totalmente depletados, com foco nos transistores MOS sem junções e suas características elétricas, principalmente na mobilidade dos portadores. No Capítulo 3 serão apresentados os resultados obtidos a partir de medições experimentais, analisando a mobilidade efetiva em função da temperatura ambiente nas larguras da aleta de silício, incluindo uma análise com simulação tridimensional. Ainda serão apresentadas simulações tridimensionais com as curvas ajustadas a partir de resultados experimentais, o que leva a um estudo da altura e da largura da aleta de silício para os dispositivos sem junções mostrando diversas características que podem ser otimizadas para a aplicação desses dispositivos. No Capítulo 4 é

apresentado um estudo sobre transistores MOS sem junções em alta temperatura, onde os espalhamentos dos portadores são identificados em função da largura da aleta de silício. No Capítulo 5 as conclusões da tese são apresentadas. No Apêndice A é apresentada o código da estrutura utilizada para a simulação, o Apêndice B apresenta o código de simulação das estruturas e o Apêndice C apresenta os parâmetros de simulação ajustados para os dispositivos medidos experimentalmente.

2 REVISÃO BIBLIOGRÁFICA

Nesse capítulo serão apresentados os conceitos fundamentais ao desenvolvimento dessa tese. Primeiramente, o cenário tecnológico atual mundial e as projeções para o futuro na área dos transistores são descritos. Logo em seguida são apresentados os nanofios transistores sem junções que são o alvo de estudo dessa tese, mostrando suas principais características construtivas e são explicados os seus principais parâmetros elétricos.

2.1 CENÁRIO TECNOLÓGICO ATUAL E FUTURO

Nas últimas décadas foi cada vez mais necessária a redução das dimensões dos transistores, a fim de aumentar a sua densidade funções em um circuito integrado. Tal cenário do aumento da quantidade de transistores em um circuito integrado é descrito pela lei de Moore (TACKRAY; BROCK; JONES;2015), que mostra que o número de transistores em um circuito integrado dobra de quantidade a cada dois anos. A Figura 1 o tamanho característico dos transistores em função do ano de produção e, portanto, o aumento da quantidade de transistores em um circuito integrado. Esse aumento a cada ano chega à casa dos bilhões de transistores. Ilustrativamente, os circuitos integrados da INTEL passaram de 3,3 milhões de transistores por milímetro quadrado em 2008 para mais de 100 milhões de transistores por milímetro quadrado (COURTLAND,2017).

Figura 1– Nós tecnológicos pelo ano de fabricação.

Fonte: (RADAMSON *et al*, 2019)

O aumento da quantidade de transistores nos circuitos integrados gerou um grande avanço nas funcionalidades dos chips, gerando um aumento na complexidade sobre o design dos transistores. A Figura 2 mostra que a evolução da complexidade do projeto de um circuito integrado tem tornado seu custo comparável ou até mesmo superior, ao da própria fabricação do circuito integrado. E essa é uma tendência que cada vez aumenta, de forma que o preço de cada transistor fica cada vez mais barato.

Figura 2– Custo de Design e de Fabricação de Circuitos integrados.

Fonte: (VEENDRICK, 2019)

Com a redução dos nós tecnológicos, o avanço das arquiteturas dos transistores sofreu diversas modificações saindo do transistor planar e avançando para os dispositivos de múltiplas portas. A evolução dos transistores ainda permite além da escolha da arquitetura dos transistores, a escolha da tecnologia bulk ou Silicon-on-Insulator (SOI), e os perfis de dopagem que definem os transistores como ou modo inversão ou sem junções. A Figura 3 mostra a evolução da arquitetura de porta dos transistores desde a tecnologia planar até a de múltiplas portas, avançando para os nanofios empilhados e verticais.

Figura 3—Evolução da arquitetura de porta dos transistores.

Fonte: (IRDS, 2018).

Essa tese tem o objetivo de estudar a otimização da largura e altura da aleta de silício nos transistores MOS sem junções, sendo configurados como nanofios ou FinFETs. Essa flexibilização na configuração dos transistores gera diferentes características elétricas que facilita no design de projetos de circuitos integrado. Da mesma forma, a variação das dimensões dos transistores exige um estudo da mobilidade dos portadores e tem um grande impacto na corrente gerada. O estudo também inclui os efeitos da alta temperatura nas características elétricas.

2.2 TECNOLOGIA SOI

A tecnologia Silício sobre Isolante (Silicon-on-Insulator - SOI) foi uma das alternativas tecnológicas que possibilitam o avanço do escalamento da tecnologia CMOS. Os dispositivos fabricados sobre a tecnologia SOI tem como característica a diminuição dos efeitos de canal curto e o aumento da velocidade dos circuitos fabricados sem alterar radicalmente o processo de fabricação dos transistores (COLINGE, 1997). A tecnologia SOI tem como característica a presença de uma camada isolante, denominada de óxido enterrado, entre a região ativa e o substrato, o isolando.

A Figura 4 mostra o perfil esquemático de um transistor SOI modo inversão e o diagrama de faixas de energia na direção x para essa tecnologia. Na Figura V_G é a tensão de porta, V_D é a tensão de dreno, V_S é a tensão de fonte, V_B é a tensão de substrato, $E_{\text{condução}}$ é a faixa de condução, $E_{\text{valência}}$ é a faixa de valência, E_g é a faixa proibida, $E_{\text{Intrinseco}}$ é a energia do silício intrínseco, E_{Fermi} é a energia de Fermi, Φ_F é o potencial de Fermi, $E_{\text{vácuo}}$ é a energia da faixa do vácuo, χ_{Si} a afinidade eletrônica do silício, Φ_{Si} é a função trabalho do silício. Os índices 1 e 2 significam a primeira e segunda interface do canal, respectivamente e Φ_{M1} é a função trabalho do metal de porta da primeira interface, Φ_{M2} é a função trabalho do metal de porta da segunda interface, Φ_{S1} é o potencial de superfície da primeira interface, Φ_{S2} é o potencial de superfície da segunda interface, V_{OX1} é a tensão sob o óxido de porta da primeira interface e V_{OX2} é a tensão sob o óxido de porta da segunda interface. T_{Si} é a espessura da camada de silício, T_{BOX} é a espessura do óxido enterrado, T_{OX} é a espessura do óxido de porta e q é o módulo da carga do elétron.

Figura 4— Esquemático de um transistor SOI modo inversão e o diagrama de faixas de energia da estrutura.

Fonte: Autor

Os dispositivos SOI também são classificados dependendo da espessura da camada ativa de silício do dispositivo (T_{Si}), onde o canal pode ser tanto depletado parcialmente, ou totalmente depletado, dependendo das espessuras da camada de depleção provenientes da 1ª e 2ª interfaces.

A diferença entre essas classificações está no fato de que, no dispositivo totalmente depletado, a espessura da camada de silício é igual ou menor que a da depleção máxima (d_{max}) da primeira interface ou da segunda interface ($T_{\text{Si}} < d_{\text{max}}$). Nos dispositivos parcialmente

depletados, essa espessura é maior que a soma das espessuras máximas de depleção da primeira interface e da segunda interfaces ($T_{Si} > 2d_{max}$) (FOSSUM; TRIVEDI, 2013). Onde d_{max} pode ser calculado pela equação (1).

$$d_{max} = \sqrt{\frac{4\epsilon_{Si}\Phi_{F_{n,p}}}{qN_{A,D}}} \quad (1)$$

Onde d_{max} é a máxima profundidade de depleção do dispositivo, ϵ_{Si} é a permissividade do silício, q é a carga do elétron, $N_{A,D}$ é a concentração de dopantes da camada de silício do material e $\Phi_{F_{n,p}}$ é o potencial de Fermi dependente do tipo de material, dado pela equação (2).

$$\Phi_{F_{n,p}} = V_T \ln\left(\frac{N_{A,D}}{n_i}\right) \quad (2)$$

Onde V_t é o potencial térmico calculado por $k_B T/q$, sendo k_B a constante de Boltzmann e T a temperatura, e n_i a concentração intrínseca do silício em função da temperatura.

Os dispositivos SOI totalmente depletados tem um melhor controle eletrostático sobre o canal e suas aplicações em circuitos são variadas, tais como nas áreas de baixa tensão, baixa potência e Radio Frequência (RF) (KONONCHUCK; NGUYEN 2014). O melhor controle do canal permite melhor inclinação de sublimiar, aumentando a velocidade de chaveamento e possibilitando a aplicação em circuitos de baixa tensão de alimentação.

A espessura dessa camada de óxido enterrado também é variável para diferentes aplicações, tais como em que o FD-SOI que possuem espessuras mais finas, e dispositivos de potência, em que o óxido é mais espesso para resistir as altas tensões aplicadas. A Figura 5 mostra a correlação entre os tipos de dispositivos, a espessura da camada de silício e a espessura da camada do óxido enterrado.

Figura 5– Correlação entre os tipos de dispositivos, a espessura da camada de silício e a espessura do óxido enterrado.

Fonte: Adaptado (NAZAROV *et al*, 2011).

Dentre as principais vantagens da tecnologia SOI podem se destacar as seguintes características comparadas a tecnologia convencional “bulk” (COLINGE, 1997).

- a) A tecnologia SOI aumenta a resposta de chaveamento do transistor, sendo que isso se deve pela redução das capacitâncias de dreno e de fonte.
- b) O efeito do tiristor parasitário também é suprimido com a tecnologia SOI.
- c) Os dispositivos SOI podem ser isolados lateralmente por uma camada de isolante e são isolados verticalmente pelo óxido enterrado, o que os tornam idealmente isolados, comparado com os transistores fabricados na tecnologia bulk.
- d) Uma outra vantagem da tecnologia SOI é sua maior robustez com a radiação, isso ocorre, pois, o substrato é isolado da região ativa do transistor.
- e) Outra vantagem é a menor corrente de fuga das junções p-n, devido a difusão da dopagem de fonte e dreno acontece apenas lateralmente, tendo junções apenas nas laterais sendo que na parte inferior o óxido enterrado impede a corrente de fuga.
- f) Na tecnologia SOI o óxido enterrado impede que as depleções de dreno se juntem pela depleção formada verticalmente comparando ao que era observado na tecnologia bulk. Tendo uma redução nos efeitos de canal curto, que devido a depleção do dreno que controlava parte das cargas do canal, e à medida que o canal diminui esses efeitos começam a ficar mais importantes.

Entre as desvantagens da tecnologia SOI se destacam:

- a) O principal mecanismo de falha dos dispositivos SOI que é a ativação do transistor bipolar parasitário.
- b) Outra desvantagem que tem se observado é a falta de dissipação de calor de transistores SOI, que em um circuito integrado com muitos dispositivos, deve ser contabilizado.
- c) O processo de fabricação das lâminas SOI que são mais complexos e caros que as lâminas convencionais, além de ter um menor número de fabricantes de lâmina SOI, comparado com a lâmina bulk convencional.
- d) Ocorre o chamado efeito da elevação da corrente (efeito kink) desses transistores, que é uma elevação abrupta da corrente de dreno que aparece nos dispositivos SOI em temperatura ambiente

A tecnologia SOI pelas suas características possui bastante potencial e por isso é um objeto de estudo nas últimas décadas.

2.3 TRANSISTORES DE MÚLTIPLAS PORTAS

Os transistores de múltiplas portas foram desenvolvidos ao longo das últimas décadas, tanto para aumentar a corrente que passa entre o dreno e fonte, como para diminuir os efeitos de canal curto. O número de portas está relacionado com os diferentes planos de condução no silício onde o eletrodo de porta é curto circuitado entre todas as portas e funcionam como uma única só.

Os estudos sobre dispositivos de porta dupla foram primeiramente publicados em 1984 e nomeado XMOS, esse dispositivo obtinha uma redução dos efeitos de canal curto, pelo canal estar sobre duas portas curto circuitadas entre si (SEKIGAWA; HAYASHI, 1984). Em 1989 o primeiro dispositivo de múltiplas portas foi fabricado, e foi nomeado Fully Depleted Lean Channel Transistor (DELTA) (HISAMOTO; KAGA; KAWAMOTO, 1989). Posteriormente, o dispositivo nomeado FinFET foi desenvolvido, sua estrutura similar ao DELTA, porém o FinFET possui um óxido mais espesso entre a porta e o canal para evitar a inversão prematura nos cantos superiores do canal (HUANG *et al*, 1999). A característica mais marcante desses dispositivos de múltiplas portas é a altura da aleta de silício. Como são dispositivos altos e estreitos possuem uma melhor característica de integração e pode conduzir maiores níveis de corrente, já que as paredes laterais desses dispositivos são as regiões em que passa grande parte da corrente. Pela evolução dos dispositivos de múltiplas portas surgiram diversas estruturas subsequentes ao DELTA, entre elas o “Silicon on Nothing” (SON) MOSFET (JUZERACK *et al*, 2000), Multi-gate XMOS (MFXMOS) (LIU *et al*, 2003), as primeiras estruturas do “gate-

all-around” (GAA) (COLINGE *et al*, 1990B), “triangular-wire” SOI MOSFET (HIRAMOTO, 2001), Δ -channel SOI MOSFET (JIAO; SALAMA, 2001) e o “Multiple Independent Gate FET” (MIGFET) (MATHEW *et al*, 2004) (utilizado em modulação de Sinal).

Os dispositivos de porta tripla, que conduzem corrente em três regiões da aleta de silício, considerando o topo e as duas laterais (LEMME, 2004). Evoluções desses transistores, a fim de melhorar os efeitos de canal curto, estão os “ Π -gate” MOSFET (PARK; COLINGE; DIAZ, 2001) e “ Ω -gate” MOSFET (YANG *et al*, 2002), em que uma parte da porta avança sobre o óxido enterrado, a fim de melhorar a integridade eletrostática do dispositivo, ou seja, um melhor controle das cargas do canal pela porta.

Finamente, as estruturas de porta quadruplam começaram a ser desenvolvidas com o eletrodo de porta envolvendo toda superfície do canal. Essas estruturas possuem a melhor integridade eletrostática dos dispositivos de múltiplas portas. Suas primeiras fabricações são o CYNTHIA (MIYANO; HIROSE; MASOUKA, 1992) e o “Pillar surround-gate” MOSFET ou “Gate-all-around” (NITAYAMA, 1991).

Os nanofios foram desenvolvidos com o mesmo conceito dos FinFETs, mas eles possuem altura e espessura de canal muito semelhantes e bem pequenas, na ordem de alguns nanômetros. Com essas características, foram desenvolvido recentemente os nanofios transistores sem junções (COLINGE *et al*, 2009), que devido a sua pequena estrutura, permite que o dispositivo fique totalmente depletado, e que eletricamente tem as mesmas características de um transistor convencional. (LEE *et al*, 2009).

2.4 NANOFIOS TRANSISTORES SEM JUNÇÃO

Os nanofios transistores sem junção “Junctionless” apresentam uma estrutura, e características de Corrente-Tensão muito similares ao transistor convencional modo inversão. Porém, a física de condução entre esses dois transistores é bastante distinta, onde o nanofio transistor sem junção apresenta maior similaridade com a condução dos transistores modo acumulação (COLINGE, 1990A).

A Figura 6 mostra os tipos de estruturas de um transistor de múltiplas portas, podendo ser de um transistor modo inversão ($N^+ P N^+$), modo acumulação ($N^+ N N^+$) e o sem junção ($N^+ N^+ N^+$). Onde W_{FIN} é a largura da aleta de silício, H_{FIN} é a altura da aleta de silício e L_G é o comprimento de canal.

Figura 6 - A - Transistor de porta tripla com suas dimensões. B - Corte de um transistor modo inversão. C - Corte de um transistor modo acumulação. D - Corte de um transistor sem junções.

Fonte: Adaptado (AMIN; SARIN, 2013).

Os transistores modo inversão (convencionais), possuem concentrações de dopantes de diferentes tipos no canal e na fonte e no dreno, onde a fonte e o dreno possuem concentrações maiores que a do canal. Quando o dispositivo não está polarizando não passa corrente devido a polarização reversa do diodo entre canal e dreno, o que impede a passagem de corrente quando a tensão de porta (V_{GS}) é menor que a tensão de limiar (V_{TH}) ($V_{GS} < V_{TH}$), à medida que se polariza a porta, o canal começa a depletar e eventualmente é formado um canal de inversão entre o óxido de porta e a camada de silício ($V_{GS} > V_{TH}$), que liga a fonte e o dreno fornecendo um caminho para a passagem de corrente.

Os transistores modo acumulação possuem tipos de dopantes igual no canal, na fonte e no dreno, porém, a concentração de dopantes na fonte e no dreno é muito mais elevada. Eles tem como características ficar em estado desligado em depleção total ($V_{GS} < V_{TH}$), com o aumento da tensão de porta o canal que está totalmente depletado começa a ficar com uma região não depletada e até chegar na tensão de faixa plana (V_{FB}), tornando o canal neutro e começa a formar um canal de acumulação pelo canal ($V_{GS} > V_{FB}$).

Embora os nanofios transistores sem junções, tenham sido recentemente propostos e fabricados (COLINGE *et al*, 2009), sua concepção é muito mais antiga, datando da década de 1920, com a patente do primeiro transistor MOS (LILIENFELD, 1925). Eles são resistores altamente dopados, cuja passagem de corrente é controlada por uma porta, que consegue depletar toda a camada de silício sob ela quando o dispositivo não está polarizado, limitando sua passagem. Devido à alta concentração de dopantes, permite a passagem de corrente aceitável quando em estado ligado. O que torna os transistores sem junções viáveis, é sua compatibilidade com a tecnologia MOS já existente, porém com um menor número de etapas de fabricação. Normalmente, altas concentrações de dopantes no canal resultam em baixas mobilidades, mas nos transistores MOS sem junções essa alta concentração ajuda a fornecer altos níveis de corrente (AMIN; SARIN, 2013). Para os dispositivos ficarem totalmente depletados devido à alta concentração de dopantes é necessário que a combinação da função trabalho do metal e as cargas no óxido de porta sejam adequadas para colocar o dispositivo em depleção total no estado desligado.

Os transistores sem junções têm como característica funcionar pela acumulação de portadores no canal provenientes do campo elétrico da porta, logo é um dispositivo da família dos transistores modo acumulação. Nos transistores sem junção basicamente existem apenas três modos de condução. Quando está totalmente depletado ele está em estado desligado ($V_{GS} < V_{TH}$ - Sublimiar). Após a tensão de limiar, em depleção parcial até que a tensão de porta se aproxima da tensão de faixa plana ($V_{TH} < V_{GS} < V_{FB}$ - Condução pelo corpo). E após a tensão de porta superar a tensão de faixa plana, o dispositivo conduz por acumulação dos portadores majoritários ($V_{GS} > V_{FB}$ - Condução por acumulação).

A Figura 7 ilustra esquematicamente os três modos de condução em um nanofio transistor sem junções. A condução do transistor MOS sem junções é similar ao do transistor modo acumulação. Porém, após V_{TH} a condução ocorre pelo corpo do semiconductor em depleção parcial, devido a redução da espessura da região de depleção. Isso leva a um aumento

da concentração de portadores majoritários comparado a concentração de dopantes, formando a condução de corrente pelo centro do canal.

Quando o transistor MOS sem junções está totalmente depletado, ele está no regime de condução sublimiar, gerando uma corrente de dreno resultante do processo de difusão dos portadores. Elevando a tensão de porta para valores superiores a tensão de limiar, começa a fluir uma corrente no interior da camada de silício, devido a redução da depleção total, formando um caminho de corrente pelo corpo com depleção parcial. Após a tensão de faixa plana, inicia a condução pelas interfaces devido a acumulação dos portadores majoritários com a alta tensão de porta. A condução pelo corpo se mantém, porém, com valores desprezíveis se comparadas a corrente que passa pela interface.

Figura 7 - Funcionamento dos transistores sem junção antes e depois da tensão de limiar.

Fonte: Adaptado (NAZAROV *et al*, 2011).

A vantagem dos transistores MOS sem junções está na falta de junção entre fonte e canal e dreno e canal, que resulta em um número menor de etapas de fabricação e, portanto, um menor custo (VANDOOREN *et al*, 2018), (YAN *et al*, 2011). Além de que com a falta de gradientes de dopantes pela formação de fonte e dreno o dispositivo apresenta muito potencial para o escalamento em circuitos integrados, sendo que um fator limitante para a redução do comprimento do canal é a formação das regiões de fonte e dreno abruptas, para que os dopantes da fonte e do dreno não se difundam para dentro do canal (PARK *et al*, 2012). Tendo também uma forte imunidade aos efeitos de canal curto, e um forte potencial para aplicações digitais e analógicas em relação aos nanofios modo inversão (DORIA *et al*, 2011). Dentre as vantagens dos nanofios transistores sem junções já demonstradas tem-se que esses dispositivos apresentam reduzido campo elétrico (COLINGE *et al*, 2010), um reduzido Drain induced barrier lowering (DIBL) e inclinação de sublimiar (SS) (BARRAUD *et al*, 2012) e comprimento efetivo de canal igual ao comprimento de canal de máscara pelo fato de não haverem junções nas fonte e nos dreno. Porém, também apresenta uma menor mobilidade

devido as altas concentrações de dopantes no canal e uma maior resistência serie nas regiões de fonte e dreno comparada aos nanofios transistores modo inversão que possuem altas concentrações nessas regiões. Essas desvantagens afetam diretamente a corrente elétrica desses dispositivos (COLINGE, 2011).

A Figura 8 mostra o perfil transversal de nanofios transistores sem junções fabricados no limite máximo com comprimento de canal de 3 nm, assim como as características I-V desses transistores. Pode-se observar a operação de transistores tipo n e p, com um excelente controle das cargas do canal e redução dos efeitos de canal curto.

Figura 8– Perfil transversal e características I-V de transistores MOS sem junções fabricados com comprimento de canal de 3nm.

Fonte: (MIGITA *et al*, 2012)

2.5 PARÂMETROS ELÉTRICOS

Nessa seção serão vistas as principais características e a influência dos parâmetros elétricos nos transistores sem junção estudados.

2.5.1 Efeitos De Canal Curto

Os efeitos de canal curto acontecem quando o campo elétrico entre a fonte e o dreno afeta o controle da porta sobre as cargas do canal. Para os transistores sem junção os efeitos de canal curto têm uma menor influência que nos dispositivos modo inversão e acumulação. Com a ausência de junção entre o dreno e a fonte há um menor avanço da região de depleção do dreno e da fonte dentro do canal. E na região de sublimar o canal efetivo é maior que o canal real do dispositivo o que diminui os efeitos de canal curto (XIAO *et al*, 2016). A Figura 9 ilustra a diferença entre dispositivos sem junção e o modo inversão. Dessa forma os dispositivos sem junção possuem um grande potencial para escalamento em circuitos integrados.

Figura 9. Depleção da fonte e do dreno em a) transistor modo inversão e b) transistor sem junções.

Fonte: Adaptado de (NAZAROV *et al*, 2011).

A influência dos efeitos de canal curto pode ser analisada pelo valor da integridade eletrostática (SKOTNICKI;BOEUF, 2010), calculado pela equação (3).

$$SCE = 0,64 \frac{\epsilon_{Si}}{\epsilon_{Ox}} EI V_{Bi} \quad (3)$$

Onde EI é a integridade eletrostática, ϵ_{Si} é a constante dielétrica do silício, ϵ_{Ox} é a constante dielétrica do óxido e V_{Bi} é o potencial de fonte ou dreno. Pela equação (3) podemos ver claramente que a redução do valor da integridade eletrostática ajuda o transistor a diminuir os efeitos de canal curto.

Uma forma de avaliar o controle do canal de um dispositivo é através da sua integridade eletrostática que pode ser calculada pela equação (4) (COLINGE, 2008), para um dispositivo convencional, sendo que quanto menor seu valor, maior é o controle do canal.

$$EI = \frac{1}{2} \left[1 + \frac{x_j^2}{L_G} \right] \frac{t_{ox}}{L_G} \frac{t_{Dep}}{L_G} \quad (4)$$

onde x_j é a profundidade de junção e t_{dep} é a profundidade da depleção.

Dentre os dispositivos da tecnologia SOI, os que são parcialmente depletados seguem a equação (4) (COLINGE, 2008). Nos dispositivos totalmente depletados os valores de x_j e t_{dep} são substituídos por valores menores, o que diminui a integridade eletrostática, ou seja, aumenta o controle do canal. Para dispositivos SOI totalmente depletados a integridade eletrostática é determinada pela equação (5) (COLINGE, 2008), onde a profundidade da junção é substituída pela espessura do silício e a espessura de depleção é substituída pela espessura do silício mais uma componente que atravessa o óxido enterrado.

$$EI = \frac{1}{2} \left[1 + \frac{t_{Si}^2}{L_G} \right] \frac{t_{ox}}{L_G} \frac{t_{Si} + \lambda t_{Box}}{L_G} \quad (5)$$

Já para os dispositivos com porta dupla, acima e abaixo do canal, a integridade eletrostática é determinada pela equação (6) (COLINGE, 2008), em que a espessura de depleção muda para metade da espessura do silício.

$$EI = \frac{1}{2} \left[1 + \frac{t_{si}^2/4}{L_G} \right] \frac{t_{ox}}{L_G} \frac{t_{si}}{L_G} \quad (6)$$

Pela integridade eletrostática pode-se ver que uma redução dos efeitos de canal curto na tecnologia SOI, acontece pela redução da espessura da camada de silício e pela redução da espessura do óxido enterrado.

Uma outra forma de avaliar os efeitos de canal curto é através do comprimento natural, que pode ser calculado pela equação (7) (PAZ *et al*, 2016) para transistores de porta tripla:

$$\lambda = \sqrt{\frac{1}{\lambda_W^{-2} + (2\lambda_H)^{-2}}} \quad (7)$$

Com os comprimentos naturais de um transistor de porta simples (λ_W) e um transistor de porta dupla (λ_H) expressos pelas equações (8), (9) respectivamente.

$$\lambda_W = \sqrt{\left(\frac{\varepsilon_{SI} W_{FIN} t_{OX}}{2\varepsilon_{OX}} \right) \left(1 + \frac{\varepsilon_{OX} W_{FIN}}{4\varepsilon_{SI} t_{OX}} \right)^2} \quad (8)$$

$$\lambda_H = \sqrt{\left(\frac{\varepsilon_{SI} H_{FIN} t_{OX}}{4\varepsilon_{OX}} \right) \left(1 + \frac{\varepsilon_{OX} H_{FIN}}{2\varepsilon_{SI} t_{OX}} \right)^2} \quad (9)$$

O comprimento natural tem como característica indicar quantitativamente o comprimento mínimo de canal para que não seja afetado pelos efeitos de canal curto. Normalmente, o comprimento de canal precisa ter pelo menos cinco vezes o comprimento natural do canal para que sejam minimizados os efeitos de canal curto (COLINGE, 2004).

2.5.2 Tensão De Limiar

Em transistores modo inversão, a de tensão de limiar pode ser definida como a tensão que deve ser aplicada a porta para que o potencial de superfície alcance o valor de duas vezes o potencial de Fermi (SZE; KWOK; 2008).

Diferentemente a tensão de limiar dos nanofios transistores sem junção é definida como a tensão de porta suficiente para que o canal reduza a espessura de depleção total e apareça um caminho neutro para a passagem de corrente no interior do dispositivo. Seu valor depende da espessura da camada de silício, da largura do canal, da concentração de dopantes do canal e da espessura do óxido de porta (TREVISOLI *et al*, 2011). A Figura 10 mostra o efeito da altura e da largura da aleta de silício na tensão de limiar dos transistores MOS sem junções. É importante

saber que quanto maior a concentração de dopantes do canal maior será a diminuição da tensão de limiar com o aumento da largura de canal. Como os transistores MOS sem junções necessitam de altas concentrações de dopantes para manter o nível de corrente mais alto, esse efeito acaba se tornando muito importante. Podemos também ver que à medida que diminuimos a espessura da camada de silício, reduzimos o efeito da largura de canal na tensão limiar.

Figura 10 - Variação da tensão de limiar de transistores sem junção em função largura e da altura da aleta de silício.

Fonte: (TREVISOLI *et al*, 2011).

A influência do comprimento do canal sobre a tensão de limiar de um transistor também pode ser analisada como sendo a tensão de limiar de um transistor de canal longo subtraída dos efeitos de canal curto e de DIBL, segundo a equação (10) e utilizando os valores de SCE (Short Channel Effects) e DIBL calculados pela integridade eletrostática.

$$V_{TH} = V_{TH, CanalLongo} - SCE - DIBL \quad (10)$$

Para os nanofios transistores sem junções um modelo da tensão de limiar foi desenvolvido analiticamente, seguindo sua física de funcionamento por (TREVISOLI *et al*, 2011) e é mostrada pela fórmula (11).

$$V_{TH} = V_{FB} - qN_D \left[\frac{W_{FIN} H_{FIN}}{C_{OX}} + \frac{1}{\epsilon_{Si}} \left(\frac{W_{FIN} H_{FIN}}{2H_{FIN} + W_{FIN}} \right)^2 \right] + \frac{\pi \hbar^2}{2q m^*} \left[\frac{1}{W_{FIN}^2} + \frac{1}{H_{FIN}^2} \right] \quad (11)$$

Nessa equação m^* é a massa efetiva e W_{FIN} e H_{FIN} são a largura e a altura da aleta de silício desses transistores, respectivamente. Pela fórmula podemos ver que tanto a concentração de dopantes do canal quanto suas dimensões (altura e largura da aleta de silício) têm papel fundamental em seu valor.

Para alta performance dos circuitos CMOS, em que tensões de limiar com valores pequenos são requisitados, são necessários dois tipos de função trabalho do metal, uma para os dispositivos tipo n e outro para o dispositivo tipo p. O que leva os transistores sem junção a

terem como metal de porta polisilício tipo p para os transistores tipo n, sendo o oposto para o transistor tipo p. Já para baixa potência um único tipo de função trabalho pode ser suficiente para obter uma tensão de limiar simétrica em ambos os tipos de transistores (COLINGE, 2008).

2.5.3 Drain Induced Barrier Lowering (DIBL)

Outro parâmetro elétrico relacionado a depleção do dreno e da fonte é o DIBL. A Figura 11 mostra esquematicamente a influência da tensão de dreno no potencial do canal. A tensão aplicada ao dreno diminui a barreira de potencial da junção canal-fonte, o que diminui a tensão de limiar no dispositivo. Esse efeito é maior em dispositivos de canal curto. O valor de DIBL pode ser contabilizado pela equação (12) com as tensões de limiar ($V_{TH,1}$ e $V_{TH,2}$) para tensões de dreno diferentes ($V_{DS,1}$ e $V_{DS,2}$).

$$DIBL = \frac{V_{TH,1} - V_{TH,2}}{V_{DS,2} - V_{DS,1}} \quad (12)$$

Nos transistores sem junções o DIBL possui pequenos valores (PAZ; PAVANELLO, 2013), sendo um parâmetro importante para melhorar a performance de circuitos integrados o que permite a redução do comprimento de canal para valores menores que os transistores modo inversão.

Figura 11. Curvas do potencial eletrostático em função da tensão aplicada ao dreno para a) transistor de canal longo e b) de canal curto com DIBL.

Fonte: Adaptado de (COLINGE, 2000).

O valor do DIBL também pode ser estimado pelo valor da integridade eletrostática dos dispositivos em questão, segundo a equação (13) (SKOTNICKI; BOEUF, 2010).

$$DIBL = 0,8 \frac{\epsilon_{Si}}{\epsilon_{Ox}} \frac{E}{V_{DS}} \quad (13)$$

O aumento da quantidade de portas dos transistores diminui a integridade eletrostática do dispositivo e, portanto, diminui mínimo o valor de DIBL.

2.5.4 Inclinação de sublimiar

A inclinação de sublimiar dos transistores pode ser expressa pela equação (14). Ela é definida como a diferença de potencial de porta necessária para a corrente de dreno variar em uma década e está relacionado a velocidade do transistor. A condução no sublimiar é devido, principalmente, a corrente de difusão (SZE; KWOK; 2008).

$$SS = \frac{\partial V_G}{\partial \log(I_{DS})} \quad (14)$$

A inclinação de sublimiar é dependente do acoplamento capacitivo que determina o fator de corpo dependente da estrutura. E seu limite teórico com fator de corpo unitário é unicamente delimitado pela temperatura do dispositivo. Seu valor pode ser calculado por (15).

$$SS = n \frac{kT}{q} \ln(10) \quad (15)$$

Onde n é o fator de corpo do dispositivo. O fator de corpo é menor em transistores da tecnologia SOI, o que os tornam mais rápidos comparados com os transistores da tecnologia bulk.

A inclinação de sublimiar pode ser calculada para transistores sem junções dado pela equação (16) (TREVISOLI *et al*, 2014).

$$SS = \left(1 + 2 \frac{\sinh(L_G/(2\lambda))}{\sinh(L_G/\lambda)}\right) \frac{k_B T}{q} \ln(10) n \quad (16)$$

Onde n é o fator de corpo do dispositivo, dado pela equação (17) (TREVISOLI, 2014).

$$n = 1 - \left[\frac{-1}{C_{OX}} - \frac{2Q_{SI}}{qN_D \epsilon_{SI} (2H_{FIN} + W_{FIN})^2} \right] \left[\frac{1}{C_{BOX}^2} + \frac{2(V_{BS2} - V_{BS})}{qN_D \epsilon_{SI} W_{FIN}^2} \right]^2 \quad (17)$$

Com Q_{si} pode ser calculado pela equação (18) (TREVISOLI, 2014).

$$Q_{SI} = qN_D W_{FIN} H_{FIN} - 2C_{BOX} (V_{FB} - V_{BS}) \quad (18)$$

Nessas equações, C_{OX} é a capacitância do óxido de porta por unidade de comprimento, C_{BOX} é a capacitância do óxido enterrado por unidade de comprimento, V_{FB} é a tensão de faixa plana, ϵ_{si} é a permissividade do silício, V_{BS} é a tensão de substrato e V_{BS2} é a função de suavização para a transição contínua entre V_{FB} e V_{BS} .

A inclinação de sublimiar dos transistores MOS sem junções apresentam valores menores do que dos transistores modo inversão, como mostrado na Figura 12, com a inclinação de sublimiar mantendo valores próximos do ideal. A própria tecnologia SOI e os dispositivos nanofios de múltiplas portas mantém a inclinação de sublimiar próximo do ideal com o aumento do controle eletrostático da porta e a redução da influência dos efeitos de canal curto (JEON *et al*, 2013A). E os transistores sem junções mostram que com a redução do canal, os efeitos de canal curto são suprimidos com melhor eficiência do que nos dispositivos modo inversão.

Figura 12 - Corrente de dreno em escala monologarítmica em função da tensão de porta, com valores da inclinação de sublimiar e DIBL.

Fonte: (KONONCHUK; NGUYEN, 2014).

2.5.5 Capacitância De Porta Ao Canal

A caracterização e simulação de transistores SOI planar modo inversão e acumulação foram extensivamente estudados em (SONNEMBERG; MARTINO, 2005) e em simulações sobre transistores sem junções variando a concentração de dopantes do canal em (COLINGE, 2011), e mostram uma menor capacitância dos transistores sem junções do que no modo inversão devido a condução ser no interior do canal, o que é benéfico nas aplicações de circuitos. Simulações em função da largura da aleta de silício, altura da aleta de silício e espessura do óxido de porta podem ser vistas em (MARINIELLO *et al*, 2012), mostrando que a capacitância de porta é dependente dos mecanismos de condução do transistor e que esses parâmetros afetam diretamente as cargas do canal.

Para a capacitância de porta ao canal de um transistor sem junções tipo n, à medida que a tensão de porta sai de um valor inferior a V_{TH} , logo com o canal em depleção completa e

assumindo que a tensão de substrato seja nula, que significa que não há cargas de inversão ou acumulação pela segunda interface, o que leva a capacitância mínima do silício. À medida que a depleção começa a reduzir e a camada de silício começa a ficar neutra e a capacitância começa a aumentar. Elevando ainda mais a tensão de porta até valores superiores a V_{FB} , se inicia a formação da camada de acumulação com valores de capacitância máxima e igual à do óxido de porta. Processo análogo acontece para os transistores tipo p.

A medida da capacitância é importante para a extração da mobilidade dos portadores, pois está relacionada à carga do transistor. A Figura 13 ilustra a variação da capacitância de porta ao porta em função da tensão de porta, variando W_{FIN} e H_{FIN} , sendo que a capacitância máxima mostra sua dependência com a área da porta.

Figura 13 – Capacitância de porta a porta em função da tensão de porta, para variação em W_{FIN} e H_{FIN} .

Fonte: (MARINIELLO *et al*, 2012),

2.5.6 Resistência Série de Fonte e Dreno

Para manter as características elétricas de um transistor com baixos efeitos de canal curto, a largura do canal deve ser menor que o comprimento do canal. O problema gerado por isso é a resistência da fonte e do dreno devido a pequena largura da aleta de silício (Resistência Série). Uma das formas de diminuir a resistência série é a elevação da fonte e do dreno, porém a elevação da fonte e do dreno mantém a resistência da extensão do canal, sob o espaçador. Ao diminuir o comprimento da extensão aumenta a capacitância dela. E um compromisso entre a resistência e a capacitância deve ser encontrado. A fonte e dreno elevado também é vantajoso pela maior área de contato (BARRAUD *et al*, 2012). Uma forma de diminuir a resistência na

extensão de fonte e de dreno é pela utilização de concentrações de dopantes mais altas, nessas regiões (JEON *et al*, 2013B).

A equação (19) apresenta a redução da influência da corrente de dreno pela resistência série (JEON *et al*, 2016). Onde I_{ON} é a corrente de dreno sem a influência da resistência série, R_{SD} é a resistência série, e I_{TOTAL} é a corrente medida.

$$I_{ON} = \left(\frac{V_{DS}}{I_{Total}} - R_{SD} \right)^{-1} V_{DS} \quad (19)$$

Para a extração da resistência série dos dispositivos estudados, foi utilizado o método em (TREVISOLI *et al*, 2017), para transistores de canal curto. A resistência série é calculada a partir da resistência total (V_{DS}/I_{DS}) e uma regressão linear em função da raiz quadrada da transcondutância pela corrente de dreno, resultando na resistência série. A Figura 14 exemplifica a extração da resistência série.

Figura 14 – Método para a extração da resistência série em dispositivos MOS sem junções.

Fonte: (TREVISOLI *et al*, 2017).

2.5.7 Mobilidade

A mobilidade dos transistores também é um aspecto muito importante e depende de diversos fatores como geometria, tamanho, concentração de dopantes e métodos de condução. As mobilidades dos transistores sem junções e nos casos dos transistores modo inversão são diferentes devido aos diferentes tipos de espalhamento que os portadores de carga sofrem. Como apresentados anteriormente, os mecanismos de condução dos transistores modo inversão e dos transistores sem junção são bem diferentes e, portanto, sua mobilidade também terá a influência dos tipos de espalhamento diferentes. Existem três tipos de espalhamento principais, o espalhamento por fônons, o espalhamento por rugosidade de superfície e o espalhamento Coulomb (TAKAGI; TORIUMI; IWASE; TANGO, 1994).

Para os nanofios transistores sem junções o espalhamento Coulomb é o de maior influência devido as altas concentrações de dopantes do canal e o espalhamento acústico de fônons apresenta pouca variação na mobilidade (AMIN; SARIN, 2013). O espalhamento Coulomb pode ser de diversos tipos, como a influência de impurezas neutras, impurezas ionizadas e o espalhamento portador-portador. No caso dos nanofios transistores sem junção é possível dizer que o espalhamento Coulomb que ocorre pelos dopantes ionizados é a principal causa de redução da mobilidade nesses transistores, efeito que acontece em transistores tipo n e tipo p (RUDENKO *et al*, 2016).

Nesses dispositivos o espalhamento por rugosidade de superfície se torna apenas importante para tensões de porta superiores à de faixa plana, que é a transição da condução pelo corpo para as interfaces do canal. Dessa forma enquanto a tensão de porta estiver abaixo da tensão de faixa plana, sua influência é muito pequena. Já o espalhamento por fônons tem uma alta dependência com a temperatura e, por isso, tem sua influência reduzida com a diminuição da temperatura.

Um aspecto importante da mobilidade dos transistores MOS sem junções é a condução pelo centro do canal, que apresenta um campo elétrico perpendicular à porta com valores muito menores que os apresentados pelos transistores modo inversão, o que torna a mobilidade dos transistores sem junção independente da espessura de óxido e igual a mobilidade de corpo do silício, e talvez até maiores devido ao efeito de “screening” onde o portador é blindado pelo efeito dos outros portadores (AMIN, 2013). Diferente dos transistores modo inversão, em que a camada de inversão é muito influenciada pelo campo elétrico perpendicular à porta e, por isso, a redução da espessura do óxido de porta diminui a mobilidade.

2.5.7.1 Modelo de transporte difusão-deriva

O modelo de transporte de difusão e deriva pode ser desenvolvido a partir da equação de Boltzmann, pelo método dos momentos e utilizando a aproximação do tempo de relaxamento, é um modelo que retrata bem o transporte nos semicondutores (VASILESKA, GOODNICK; KLIMECK, 2011). O modelo consiste em um conjunto de equações, entre elas a equação de Poisson, as equações da continuidade e as equações da difusão e deriva. É o modelo utilizado principalmente nos simuladores *Technological Computer Aided Design* (TCAD).

A equação de Poisson é dada pela equação (20). Com n_e a concentração de elétrons, p_h a concentração de lacunas, ϕ é o potencial e C é a concentração de cargas fixas e ϵ constante dielétrica do material.

$$\epsilon \Delta \phi = q(n_e - p_h - C) \quad (20)$$

As equações de continuidade têm a função da conservação de massa e é dada pela equação (21). Separando para os dois tipos de portadores, é possível obter uma equação para cada portador. Sendo R sendo a taxa de geração e recombinação, j_n a densidade de elétrons, j_p a densidade de lacunas e t o tempo.

$$\nabla \cdot j_n + q \frac{\partial n_e}{\partial t} = qR, \nabla \cdot j_p + q \frac{\partial p_h}{\partial t} = -qR \quad (21)$$

As equações da deriva e da difusão, assumindo o mecanismo de transporte sendo ou deriva, pela influência do campo elétrico, ou pela difusão, pelo gradiente da concentração de dopantes.

A equação da densidade de corrente de deriva para ambos os portadores é relacionada pelo campo elétrico, pela concentração de portadores e pela mobilidade dado pela equação (22).

$$j_n = qn_n\mu_n E, j_p = qp_h\mu_p E \quad (22)$$

Sendo que $qn\mu_n$ e $qp\mu_p$ é a condutividade do material para elétrons e lacunas respectivamente.

As equações de difusão relacionam a densidade de corrente com o gradiente da concentração de elétrons e lacunas pela equação (23).

$$j_n = qD_n \nabla n_n, j_p = qD_p \nabla p_h \quad (23)$$

Os coeficientes de difusão D_n e D_p são relacionados com a mobilidade pela relação de Einstein e juntando as duas componentes de densidade de corrente das equações de deriva e difusão, j_n e j_p são obtidos nas equações em (24).

$$j_n = -q\mu_n(n_e \nabla \phi - V_t \nabla n_e), j_p = -q\mu_p(p_h \nabla \phi - V_t \nabla p_h) \quad (24)$$

O modelo de difusão e deriva com esse conjunto de cinco equações principais (20), (21) e (24) e cinco variáveis ϕ , n , p , j_n e j_p a serem determinadas fornece as informações necessárias para o funcionamento de dispositivos semicondutores. O modelo de difusão e deriva é uma das principais ferramentas para determinar o funcionamento de dispositivos semicondutores. Porém para obter a solução desse sistema de equações é necessário obter o valor da recombinação e da mobilidade.

2.5.7.2 Espalhamentos dos portadores de carga.

Os três principais tipos de espalhamento são o espalhamento por fônons, o espalhamento por rugosidade de superfície e o espalhamento por efeito Coulomb. Esses tipos de espalhamentos também podem ser “intravalley”, quando o estado inicial e o estado final se encontram no mesmo vale ou “intervalley” quando o vale inicial e o vale final ficam em vales diferentes (LUNDSTROM, 2000). A Figura 15 mostra as seis elipsóides de energia constante do silício, representando os seis vales desse material, mostrando um exemplo de espalhamento entre vales.

Figura 15 - Elipsóides de energia constante, mostrando os espalhamentos entre os vales.

Fonte: (LUNDSTROM, 2000).

Através da equação de Boltzmann, simplificada pelo tempo de relaxamento, é possível obter para cada tipo de espalhamento uma expressão do tempo de relaxamento, ou seja, o tempo em que o portador sofre uma colisão e demora para voltar para o equilíbrio. Pela equação de Boltzmann é possível extrair o tempo de relaxamento para os tipos de espalhamento dos portadores e por elas calcular a mobilidade. Os tipos de espalhamento são relacionados pela equação de Matthiessen (25), aqui μ_T é a mobilidade total, μ_F é a mobilidade limitada por fônons, μ_C é a mobilidade limitada pelo espalhamento Coulomb e μ_{RS} é a mobilidade limitada pela rugosidade de superfície.

$$\frac{1}{\mu_T} = \frac{1}{\mu_F} + \frac{1}{\mu_C} + \frac{1}{\mu_{RS}} \quad (25)$$

A seguir será apresentado uma descrição de cada um e seus principais tipos de espalhamentos.

a) Espalhamento por fônons

A vibração da rede cristalina da origem ao espalhamento por fônons (sendo um fônon um quantum de vibração ou quasipartícula associada à descrição quântica dos modos normais de vibração) tem sua influência nos deslocamentos em torno da posição de equilíbrio dos átomos do cristal do semiconductor, que idealmente é considerado perfeito. O espalhamento por fônons pode ser de dois tipos:

Os espalhamentos por fônons acústicos ocorrem quando os átomos vizinhos vibram na mesma direção, determinado como acústico, esse processo é normalmente elástico, devido a energia dos fônons acústicos são muito menores que a dos elétrons. Esses processos normalmente ocorrem nos mesmos vales (intravalley). Em altas temperaturas ou em altos campos elétricos a energia do elétron é maior que a dos fônons e esse processo se mantém o mais importante na transmissão de energia entre os elétrons e o cristal do semiconductor.

Os fônons óticos que ocorrem quando átomos vizinhos vibram em direções opostas fora de fases são determinados como óticos. Os fônons óticos polares são influentes em baixa temperatura em material muito puro. O processo tem mais influência quando o cristal possui dois tipos de átomos diferentes.

No simulador TCAD o modelo utilizado para os transistores MOS sem junções é o Inversion and Accumulation Layer Mobility (IALMob). Nesse modelo a mobilidade limitada pelos fônons é caracterizada por duas componentes, uma 3D e outra 2D. Nos transistores MOS sem junções a componente 3D é referente a condução pelo corpo é representada pela equação (26) (MUJTABA, 1995).

$$\mu_{F,3D} \propto \mu_{max} \left(\frac{300}{T} \right)^{-\theta} \quad (26)$$

Onde μ_{max} é um parâmetro de ajuste da mobilidade de corpo e θ é o parâmetro de ajuste referente a Temperatura

A componente 2D da mobilidade limitada por fônons do modelo é referente a região de acumulação do transistor, onde a mobilidade é dependente do campo elétrico perpendicular ao óxido de porta. Essa componente é representada pela equação (27) (MUJTABA, 1995).

$$\mu_{F,2D} \propto \frac{B}{E} + \frac{C_A}{E^{\frac{1}{3}} \left(\frac{T}{300} \right)^k} \quad (27)$$

Onde C_A , B e k são parâmetros de ajuste, E é o campo elétrico e T a temperatura.

Essas duas componentes são relacionadas pela regra de Matthiessen ou pelo mínimo das duas componentes, para o cálculo de μ_F .

b) Espalhamento por efeito Coulomb

O espalhamento Coulomb pode ser causado por cargas ou impurezas no material, entre os tipos de espalhamentos conhecidos estão o de impurezas neutras, impurezas ionizadas e entre portadores.

Impurezas Ionizadas: Devido a concentração de dopantes do material, os portadores podem ser espalhados pela influência dessas impurezas ionizadas. Esse processo ocorre entre os mesmos vales (intravalley) e é elástico. O potencial desse íon é calculado pelo efeito Coulomb puro, ou seja, sua influência é considerada infinita, porém, em grandes quantidades de portadores há uma blindagem desse potencial, o que faz com que ele caia de maneira exponencial. Esse efeito de blindagem (“screening effect”) em um material com altas concentrações de portadores ajuda a diminuir a influência dos íons nos portadores o que aumenta a mobilidade, diminuindo o espalhamento. Nos transistores sem junção que apresentam dopagens muito altas a influência do espalhamento por impurezas ionizadas tem uma grande importância.

Espalhamento portador-portador: é a influência que o portador apresenta sobre outros portadores que fazem a condução de corrente no material. Logo esse tipo de espalhamento fica importante em dispositivos em que a densidade de corrente é muito grande.

No espalhamento por impurezas neutras, esse tipo de espalhamento tem maior importância em silício muito puro e baixas temperaturas. Nos casos dos dispositivos MOS sem junções esse efeito pode ser desconsiderado, comparado aos outros espalhamentos.

No simulador TCAD com o modelo IALMob, a mobilidade limitada pelo efeito Coulomb também é caracterizada por uma componente 3D e outra 2D, de forma a representar a condução pelo corpo e pela condução pela região de acumulação respectivamente. A mobilidade limitada pelo efeito Coulomb 2D e 3D pode ser relacionadas pela equação (28) (MUJTABA, 1995).

$$\mu_C \propto f(\alpha)\mu_{C,3D} + (1 - f(\alpha))\mu_{C,2D} \quad (28)$$

Onde $\mu_{C,3D}$ e $\mu_{C,2D}$ são as mobilidades limitada pelo efeito Coulomb 3D e 2D, respectivamente e $f(\alpha)$ é uma função do campo elétrico.

A mobilidade limitada pelo efeito Coulomb 2D é ser representada pela equação (29) (MUJTABA, 1995).

$$\mu_{C,3D} \propto \frac{\mu_{max}}{\mu_{max}-\mu_{min}} \left(\frac{T}{300} \right)^{3\alpha-\frac{3}{2}} + \frac{\mu_{max}\mu_{min}}{\mu_{max}-\mu_{min}} \left(\frac{300}{T} \right)^{\frac{1}{2}} \quad (29)$$

Onde μ_{max} e μ_{min} são parâmetros de ajuste da mobilidade de corpo e α é o parâmetro de ajuste referente a Temperatura.

E a mobilidade limitada pelo efeito Coulomb 2D pode ser representada pela equação (30) (MUJTABA, 1995).

$$\mu_{C,2D} \propto \frac{D}{N_A^\beta} \quad (30)$$

Onde D é um parâmetro de ajuste da mobilidade na acumulação e β é o parâmetro de ajuste referente a Concentração de dopantes.

c) Espalhamento por rugosidade de superfície

O espalhamento por rugosidade de superfície é devido a influência do campo elétrico vertical da porta que atrai os portadores para a interface óxido/semicondutor e devido as imperfeições nessa interface o portador sofre esse tipo de espalhamento. Esses efeitos ocorrem para dispositivos com alta tensão aplicada a porta e a condução de corrente acontece pelas interfaces. O transistor MOS sem junções até o momento que a tensão de porta não supera a tensão de faixa plana, ele não sofre com esse efeito, tendo uma condução pelo interior do canal.

No TCAD com o modelo IALMob, a mobilidade limitada pela rugosidade de superfície é representada apenas por uma componente 2D que ocorre na acumulação nos transistores MOS sem junções. A mobilidade limitada pela rugosidade de superfície é representada pela equação (31) (MUJTABA, 1995).

$$\mu_{RS} \propto \frac{\delta}{E^2} \quad (31)$$

Onde δ é um parâmetro de ajuste da intensidade da rugosidade de superfície.

2.5.8 Características do elétricas em função da temperatura

Uma característica fundamental para o estudo dos semicondutores em função da temperatura é a análise dos parâmetros que possui variação com a temperatura que podem ser calculados seguindo (PAVANELLO *et al*, 2019). Entre eles estão a espessura da faixa proibida, a densidade de estados das faixas de condução e de valência, a concentração intrínseca dos portadores, a afinidade eletrônica do silício e a concentração efetiva de dopantes.

A variação da faixa proibida com a temperatura é descrita pela equação (32)

$$E_G = \left(1,08 + 4,73 \cdot 10^{-4} \left(\frac{300^2}{300+636} - \frac{T^2}{T+636} \right) \right) - DEG \quad (32)$$

Onde DEG é o estreitamento da faixa proibida, descrita pela equação (33)

$$DEG = \left(9 \cdot 10^{-3} \left(\ln \left(\frac{ND}{10^{17}} \right) + \sqrt{\ln \left(\frac{ND}{10^{17}} \right)^2 + 0,5} \right) \right) \quad (33)$$

A variação da concentração intrínseca do silício é dada pela fórmula (34)

$$ni = \sqrt{NcNv} e^{\frac{-Eg}{2\Phi t}} \quad (34)$$

Com, Nc e Nv, sendo as densidades de estados nas faixas de condução e valência, respectivamente, calculados pela equações em (35).

$$N_c = 2,8 \cdot 10^{19} \left(\frac{T}{300} \right)^{1,5}, N_v = 1,04 \cdot 10^{19} \left(\frac{T}{300} \right)^{1,5} \quad (35)$$

A afinidade eletrônica do silício em função da temperatura é calculada pela equação (36),

$$\chi_{ef} = \chi + DEG \cdot 0,5 \quad (36)$$

Com χ calculado pela equação (37).

$$\chi = \chi_{300} - 0,5 (Eg - Eg_{300K}) \quad (37)$$

Os transistores MOS sem junções experimentais utilizados nesse trabalho possuem concentração de dopantes no canal de $4 \cdot 10^{18} \text{ cm}^{-3}$ e por tanto essa concentração de dopantes foi utilizada para os cálculos. A Figura 16 apresenta a dependência da afinidade eletrônica do silício, a faixa proibida e a concentração intrínseca do silício em função da temperatura de 300 K a 500 K.

Figura 16 Concentração intrínseca, Faixa Proibida e Afinidade eletrônica do silício em função da temperatura de 300 K a 500 K para a $N_D = 4.10^{18} \text{ cm}^{-3}$.

Fonte: autor.

Essas curvas mostram que há variação nos parâmetros do silício com o aumento de temperatura, que então afetam os parâmetros elétricos dos transistores MOS sem junções.

A concentração de dopantes efetiva do silício também varia com a temperatura, onde pode ser calculada pela equação (38).

$$N_{Def} = N_D \left(\xi + \frac{1}{2} (1 - \xi + c - \sqrt{(1 - \xi + c)^2 + 4\xi}) \right) \quad (38)$$

Com ξ calculado pela equação (39)

$$\xi = ae^{\gamma(b-1)} \quad (39)$$

Onde a, b e c são constantes com valor de 0,7888, 0,857 e 0,0033 respectivamente e γ calculado pela equação (40), onde E_i e E_F são os níveis intrínsecos e de Fermi, respectivamente.

$$\gamma = \frac{E_F - (E_G - E_i)}{V_t} \quad (40)$$

Com E_i calculado pela equação (41)

$$E_i = \frac{1}{2}E_G + \frac{1}{2}V_t \ln \left(\frac{N_v}{N_c} \right) \quad (41)$$

A Figura 17 apresenta a concentração de dopantes efetiva em função da temperatura para $N_D = 4.10^{18} \text{ cm}^{-3}$. Pela curva é possível ver que a ionização incompleta atinge as concentrações de dopantes mesmo em temperatura ambiente. E à medida que a temperatura aumenta os dispositivos tendem a ficar com a concentração de dopantes totalmente ionizadas.

Figura 17 Concentração efetiva de dopantes em função da temperatura de 300 K a 500 K para a $N_D = 4.10^{18} \text{ cm}^{-3}$.

Fonte: autor.

Os efeitos da temperatura nos transistores afetam de modo geral a tensão de limiar, a inclinação de sublimiar e a mobilidade dos portadores de carga. As equações anteriores permitem o cálculo da variação da tensão de limiar em transistores MOS sem junções, que pode ser entendida pela equação (42) (TREVISOLI *et al*, 2016). Aqui V_{FB} é a tensão de faixa plana, q é a carga do elétron, W_{FIN} é a largura da aleta de silício, H_{FIN} é a altura da aleta de silício e N_D é a dopagem do canal e T é a temperatura e ΔE é a variação da faixa de energia na condução.

$$\frac{\partial V_{TH}}{\partial T} = \frac{\partial V_{FB}}{\partial T} - \left(\frac{q}{\epsilon_{SI}} \left(\frac{A}{P} \right)^2 + \frac{qA}{C_{OX}} \right) \frac{\partial N_D}{\partial T} + \frac{1}{q} \frac{\partial \Delta E_0}{\partial T} \quad (42)$$

A variação da tensão de limiar com a temperatura é principalmente dependente da variação da tensão de faixa plana com a temperatura, da variação da concentração de dopantes, onde esse termo tem uma componente da largura e da altura da aleta de silício. O termo com a variação da mínima energia da faixa de condução depende do confinamento quântico e tem pouca variação com a temperatura (TREVISOLI *et al*, 2016).

2.5.9 Mobilidade dos elétrons em função da temperatura

A dependência de cada tipo de espalhamento na mobilidade dos portadores pode ser analisada pelas equações que relacionam a mobilidade a temperatura e ao campo elétrico. A influência do espalhamento de rede ser vista na equação (43) (LEE *et al*, 2010), (TAKAGI; TORUMI; IWAASE; TANGO, 1994), que mostra que a mobilidade limitada por

fônons é proporcional a temperatura com um expoente de -1,5 e ao campo elétrico com um expoente -0.3.

$$\mu_{ph} \propto T^{-\frac{3}{2}} \propto E_{EFF}^{-0.3} \quad (43)$$

A influência do efeito coulomb pode ser observada na equação (44) (LEE *et al*,2010), no caso dos espalhamentos por impurezas ionizadas o coeficiente é de 1,5, para dispositivos com altas concentrações de dopantes (LEE *et al*,2010). Esses dois efeitos acabam se equilibrando na condução de corpo nos dispositivos sem junções somente se a dopagem do transistor for muito alta na ordem de 10^{19}cm^{-3} (44) (LEE *et al*,2010).

$$\mu_C \propto T^{+\frac{3}{2}} \quad (44)$$

Já a condução por acumulação o único efeito variante com a temperatura é o espalhamento da rede, já que o efeito da rugosidade de superfície é puramente devido ao campo elétrico e a fatores que dependem da superfície (PRAYER *et al*, 2016) e pode observados pela equação (45) (LEE *et al*, 2011) (TAKAGI;TORUMI; IWAASE; TANGO,1994).

$$\mu_{SR} \propto \frac{E_{EFF}^{-\beta}}{\Delta_{RS}^2 \lambda^2} \propto E_{EFF}^{-2} \quad (45)$$

Por isso o estudo da temperatura é importante nesses dispositivos, já que a mobilidade dependendo da condução do dispositivo, pode ser identificado e analisado qual tipo de espalhamento tem uma maior influência na estrutura a partir de uma curva experimental ou simulada da mobilidade efetiva. Os expoentes da temperatura e do campo elétrico podem ser extraídos graficamente a partir de uma regressão linear da curva logarítmica da mobilidade efetiva em função ou da temperatura ou do campo elétrico. Sendo que com variação da temperatura é possível a análise dos efeitos do espalhamento de rede influenciando a rugosidade de superfície e o efeito coulomb desses transistores.

Conhecendo os métodos de condução desse transistor, sabemos que quando o dispositivo está operando em condução pelo corpo os principais métodos de espalhamento que afetam esses dispositivos é o espalhamento Coulomb e o Espalhamento de rede. Já na condução de acumulação os principais métodos de espalhamento são os espalhamentos de rede e o espalhamento por rugosidade de superfície. O principal método de extração da mobilidade é o

método do Split-CV. Pelo fato de existir duas conduções nos transistores MOS sem junções a extração pelo método Y-Function se torna mais complicada, porém, dá uma boa estimativa sobre os valores da mobilidade. O método do split-CV (OHATA; CASSÉ; CRISTOLOVEANU, 2007) mostra a mobilidade efetiva dos portadores definindo bem a mobilidade de corpo e a mobilidade pela camada de acumulação com boa precisão.

Podemos analisar a mobilidade desses transistores, tanto em função da tensão de porta, quanto em função da densidade de carga, da sobretensão de condução ou do campo elétrico. Esse último é possível extrair o coeficiente exponencial da mobilidade com o campo elétrico. A equação do campo elétrico dos dispositivos sem junções na condução por acumulação pode ser estimada pela equação (46) (SUN; PLUMMER, 1980) (SHERON; SU; CHUNG; ANTONIADIS, 1994), aqui E_{EFF} é o campo elétrico efetivo, Q_{ACC} é a carga da acumulação e pode ser calculada pela integral da capacitância em condução por acumulação e ϵ_{SI} é a permissividade do silício.

$$E_{EFF} = \frac{Q_{ACC}}{\epsilon_{SI}} \quad (46)$$

A extração dos coeficientes exponenciais do campo elétrico possui significado físico, de forma que o coeficiente -2 significa que a mobilidade está sofrendo em sua maioria pela rugosidade de superfície, já um coeficiente de -0,3 significa que a mobilidade está sofrendo principalmente pelo espalhamento de rede (MUDANAI *et al*, 1999) (TAKAGI; TORUMI; IWAASE; TANGO, 1994). A análise desses coeficientes se alia a análise pela temperatura pois os efeitos da temperatura afetam principalmente o espalhamento de rede.

A Figura 18 nos mostra os principais efeitos dos tipos de espalhamento em um transistor MOS sem junções. Em baixo campo elétrico o efeito Coulomb, em campo elétrico mediano os espalhamentos por fônons e em alto campo elétrico o espalhamento por rugosidade de superfície. Nos transistores MOS sem junções quando o efeito das rugosidades de superfície acontece o transistor já está operando em acumulação.

Figura 18 - Mobilidade efetiva dos elétrons em função do campo elétrico.

Fonte: Autor.

2.5.10 Extração da mobilidade experimental

Um dos principais e mais confiáveis métodos de extração da mobilidade é o método do Split-CV (SODINI, EKSED; MOLL, 1982). Pelo método são obtidos a densidade de cargas e a mobilidade efetiva dos portadores através da medição da curva de corrente de dreno e da capacitância da porta ao canal, em função da tensão de porta. A mobilidade efetiva permite uma análise em todas as regiões de operação do transistor e a comparação com outros dispositivos através da densidade de cargas, que está relacionada a sobretensão de condução do dispositivo. Permite também a análise dos dispositivos com tensões de limiar diferentes. A mobilidade efetiva pode ser obtida pela equação (47) e a densidade de carga pela equação (48).

$$\mu_{eff} = \frac{L_G^2 I_{DS}}{V_{DS} \int_{V_{acc}}^{V_{GS}} C_{GC}(V_{GS}) dV_{GS}} \quad (47)$$

$$N = \frac{1}{L_G W_{eff} q} \int_{V_{acc}}^{V_{GS}} C_{GC}(V_{GS}) dV_{GS} \quad (48)$$

Onde N é a densidade de carga do dispositivo, W_{eff} é a largura efetiva do canal ($W_{FIN} + 2H_{FIN}$) para os transistores MOS sem junções, e L_G é comprimento do canal, q é a carga do elétron, μ_{eff} é a mobilidade efetiva e V_{DS} é a tensão de dreno.

O método apesar de ter sido desenvolvido para dispositivos modo inversão também pode ser aplicado a transistores sem junção extraíndo a mobilidade efetiva em função das cargas na depleção e na acumulação desses dispositivos. Porém, para a extração da capacitância de porta ao canal experimentalmente é necessário um dispositivo com uma área de porta considerável, o que limita seu uso para dispositivos grandes ou com muitas aletas em paralelo (RUDENKO *et al*, 2016)

2.5.11 Efeitos da largura da aleta de silício na mobilidade efetiva.

Os efeitos da largura da aleta de silício na mobilidade efetiva dos portadores as vezes não são tão facilmente entendidos, porque tais efeitos são uma combinação da largura da aleta de silício com a mobilidade do topo e a altura da aleta de silício com a mobilidade lateral. Tal combinação pode ser calculada pela equação (49) (RUDENKO *et al*, 2008). Onde μ_L é a mobilidade das paredes laterais e μ_T é a mobilidade do topo da aleta de silício. A Figura 19 nos mostra uma estrutura esquemática de um transistor de largura grande quase-planar e um nanofio com uma largura da aleta de silício pequena.

$$\mu_{eff} = \frac{\mu_L 2H_{FIN}}{2H_{FIN} + W_{FIN}} + \frac{\mu_T W_{FIN}}{2H_{FIN} + W_{FIN}} \quad (49)$$

Figura 19 – Figura esquemática da variação da largura da aleta de silício.

Fonte: Autor.

A medida que a largura da aleta de silício aumenta a proporção da mobilidade que passa pela superfície do topo do canal também aumenta (sendo essa mobilidade do topo devido a orientação cristalográfica (100) é benéfica para os elétrons), então gera nos transistores quase planares uma maior mobilidade, devido a um maior fluxo de elétrons no topo do canal que possui uma maior mobilidade para elétrons. Já nos nanofios, a mobilidade da lateral e do topo são diferentes. Como a mobilidade é uma combinação do topo e da lateral, e a lateral está em orientação cristalográfica (110), que tem mobilidade reduzida para os elétrons, a mobilidade efetiva diminui com a redução da largura da aleta de silício. Nos transistores tipo p o efeito é o

contrário as lacunas e tem maior mobilidade na orientação (110) das laterais e uma menor mobilidade no topo da aleta de silício com orientação (100) (YOUNG *et al*, 2012).

3 ESTUDO DA GEOMETRIA DA ALETA DE SILÍCIO

Para as estruturas sem junções é possível escolher entre alguns tipos de arquiteturas de porta, que são os nanofios ou os FinFETs. Essas são as principais estruturas que são utilizadas na fabricação e pesquisa de transistores hoje em dia, sendo que essas grandes tendências são projetadas principalmente para os transistores modo inversão convencionais. Porém mesmo com a tendência que os nanofios são os favoritos para suceder os futuros nós tecnológicos, ainda há espaço para uma análise detalhada sobre quais são as melhores arquiteturas de porta para os transistores sem junção.

Nesse capítulo serão detalhadas as análises da largura e da altura da aleta de silício para diversos comprimentos de canal e como esses efeitos impactam as características elétricas desses transistores. Esta análise será realizada tanto para transistores experimentais e como para simulados.

3.1 ESTUDO DA INFLUÊNCIA DA LARGURA DA ALETA DE SILÍCIO ATRAVÉS DE DISPOSITIVOS EXPERIMENTAIS

Foram medidos transistores MOS sem junções, fabricados no CEA LETI na França. Os transistores tipo n e p foram fabricados em lâminas SOI, com espessura da lâmina de silício (T_{Si}) de 9 nm, com comprimento de canal (L_G) de 10 μm , largura da aleta (W_{FIN}) variável de máscara de 35 nm a 240 nm, espessura do óxido enterrado de 150 nm e 50 fins em paralelos. Há uma corrosão lateral de aproximadamente 22 nm, extraída pelo método da capacitância máxima (JEON *et al*, 2013B) para a largura da aleta de silício dos transistores tipo n e tipo p, em relação aos valores de máscara. O óxido de porta é composto por material de alta constante dielétrica “high k” sobre uma fina camada de óxido de silício e o eletrodo de porta é composto de nitreto de titânio junto ao óxido de porta e silício policristalino para completar. A espessura de óxido equivalente (*Equivalent Oxide Thickness* - EOT) é de 1.3 nm. A concentração de dopantes do canal extraída dos dispositivos é da ordem de $5 \cdot 10^{18} cm^{-3}$ e $1 \cdot 10^{19} cm^{-3}$ para os transistores tipo n e p, respectivamente. Para diminuir a resistência série dos transistores, as extensões de dreno e fonte tem concentrações de dopantes maiores que o do canal e eles possuem fonte e dreno elevados em aproximadamente 15 nm (BARRAUD *et al*, 2012). Foram medidos transistores em diferentes amostras, em circuitos integrados de diferentes locais da lâmina de silício para obter os resultados. A Figura 20 mostra as estruturas fabricadas experimentalmente, com geometria de porta do formato π .

Figura 20 – Perfil de transistores MOS sem junções fabricados no CEA-LETI, com seus parâmetros geométricos.

Fonte: (BARRAUD *et al*, 2012)

Nos dispositivos medidos experimentalmente foram extraídas curvas I-V e curvas C-V. A Figura 21 mostra a corrente de dreno em função da tensão de porta para os nanofios transistores sem junções, variando a largura da aleta de silício. As barras de erro das medidas, representam o desvio padrão das medidas dos transistores em três chips de circuitos integrados diferentes da mesma lâmina de silício onde foram fabricados. Todas as medidas foram feitas com 50mV de tensão no dreno. Pode-se ver que o aumento de W_{FIN} provoca um aumento da corrente nos transistores, e que a corrente dos transistores tipo n são maiores que as do tipo p, devido a diferença de mobilidade entre as lacunas e os elétrons. Também é possível ver que à medida que o transistor aumenta a largura da aleta de silício, também há uma perda do controle eletrostático do transistor pelo aumento da inclinação de sublimiar e diminuição da tensão de limiar com o transistor tendendo a uma estrutura quase planar, que possui parâmetros não otimizados. Esse efeito é apresentado nas curvas em escala monologarítmica, com um efeito mais expressivo para os dispositivos com canal tipo p.

Figura 21 – Corrente de dreno em função da tensão de porta, variando a largura da aleta de silício, para transistores MOS sem junções com $V_{DS} = 50\text{mV}$ em (A) Escala Linear e (B) Escala Monologarítmica.

Fonte: Autor.

Na Figura 22 é apresentada a capacitância de porta ao canal em função da tensão de porta aplicada, para diversos dispositivos com largura da aleta de silício variável, tanto para dispositivos tipo n quanto para os tipos p. As medidas foram realizadas com frequência de

1 MHz e tensão AC com 30 mV de amplitude. A capacitância de porta ao canal é influenciada pela largura da aleta de silício e com o aumento da largura do W_{FIN} há um aumento da capacitância, devido ao aumento da área de porta. Pode-se perceber que a capacitância, tanto para os dispositivos n quanto para os tipos p, apresentam valores similares em alta tensão de porta, o que indica que as estruturas com áreas similares e possuem similar espessura do óxido de porta.

É possível notar também que nas curvas há uma “região linear” em função da tensão de porta, que ocorre devido aos mecanismos de condução dos transistores MOS sem junção. Durante a condução pelo corpo esse efeito acontece devido ao dispositivo estar operando em depleção parcial.

Figura 22 – Curvas da capacitância entre a porta e o canal (C_{gc}) em função da tensão de porta aplicada para transistores MOS sem junções.

Fonte: Autor.

3.1.1 Extração de parâmetros dos transistores MOS sem junções experimentais

Pelas curvas medidas da corrente de dreno foram extraído alguns parâmetros elétricos dos transistores: a corrosão lateral, a dopagem dos dispositivos, a inclinação de sublimar, a tensão de limiar e a mobilidade.

A Figura 23 mostra a capacitância máxima dos dispositivos em função da largura da aleta de silício de máscara. Através das curvas da capacitância máxima é possível extrair a corrosão lateral ΔW dos dispositivos medidos (JEON *et al*, 2013B). Por uma regressão linear da capacitância máxima em função da largura da aleta de silício se obtém os valores de $\Delta W = 22.587$ nm para os dispositivos tipo n e $\Delta W = 21.758$ nm para os dispositivos tipo p. Por simplificação, foi adotada corrosão lateral de 22 nm, para todos os dispositivos medidos experimentalmente.

Figura 23– Capacitância Máxima em função da largura da aleta de silício de máscara e a regressão linear dos resultados para (A) Transistor tipo n e (B) Transistor tipo p.

Fonte: Autor.

A Figura 24 mostra a extração da espessura equivalente do óxido de porta para transistores quase planares. Devido a corrosão lateral das aletas de silício pela fabricação, é difícil extrair a espessura de óxido equivalente do que foi assumido que a capacitância máxima é a capacitância do óxido de porta, logo ela é dependente da espessura do óxido de porta e da área de porta, e apenas assumindo o conhecimento preciso de W_{FIN} é possível extrair valores aceitáveis, caso que não ocorre nos dispositivos com W_{FIN} menores devido a uma maior variação na corrosão da aleta. Para isso foi medido um transistor com W_{FIN} e L_G de $10\mu m$, em que a corrosão lateral e o comprimento efetivo de canal possam ser desprezados para a extração do EOT. Pela Figura 24 foi extraído o valor de 1,383 nm para os dispositivos tipos p e 1,481 nm para os dispositivos tipo n.

Figura 24– Extração do EOT pela capacitância máxima de um transistor quase planar para (A) Transistor tipo n e (B) Transistor tipo p.

Fonte: Autor.

A Figura 25 mostra a tensão de limiar extraída em função de da largura da aleta de silício. Para a extração da tensão de limiar foi utilizado o método de g_m/I_{DS} (CUNHA *et al*, 2011). Pode-se observar que à medida que a largura da aleta de silício aumenta, há uma queda na tensão de limiar para os transistores tipo n e um aumento nos transistores tipo p, com base nos transistores com aleta de silício menores. À medida que se aumenta a largura da aleta do canal o transistor tende as características de um transistor planar, sendo que a largura é muito maior que a altura da aleta de silício. Analisando os valores de tensão de limiar para larguras de aleta pequenas, em que o transistor se comporta como um dispositivo de porta tripla, pode-se notar que a tensão de limiar tanto, do transistor n quanto do transistor p, são muito similares, com valores de 0,41V e -0,46V, respectivamente, para $W_{FIN} = 13$ nm e 0,35V e -0,34V, para $W_{FIN} = 18$ nm. O mesmo não acontece com transistores com a aleta de silício muito grande, como $W_{FIN} = 218$ nm, em que a tensão de limiar do transistor do tipo n e do tipo p são respectivamente, 0,05V e 0,4V.

A Figura 26 mostra a inclinação de sublimiar extraída para os dispositivos experimentais, com largura da aleta de silício variável. Nessa figura pode-se ver que a perda do controle das cargas do canal pela porta acontece tanto para os transistores tipo n quanto para os tipos p à medida que o transistor passa de nanofio para quase-planar. A grande diferença vista pelos valores de inclinação de sublimiar é que para os transistores do tipo n o canal tem maior controle eletrostático a medida que o W_{FIN} aumenta (JEON *et al*, 2013A), e por isso para valores de W_{FIN} até 98 nm os valores de inclinação de sublimiar se mantém até 80mV/dec, sendo que para os dispositivos tipo p, podemos ver que em $W_{FIN} = 38$ nm o valor da inclinação de

sublimiar chega a 80mV/dec e ao aumentar o valor de W_{FIN} a inclinação de sublimiar passa dos 100mV/dec. Reforçando ainda mais uma diferença de concentração de dopantes entre os transistores tipo p e tipo n.

Figura 25– Tensão de limiar extraída para transistores MOS sem junções em função da largura da aleta de silício.

Fonte: Autor.

Figura 26– Inclinação de Sublimiar extraída para transistores MOS sem junções em função da largura da aleta de silício.

Fonte: Autor.

Como mostrado nas curvas anteriores nos transistores tal variação de V_{TH} e SS está relacionada a diferença de concentração de dopantes entre os dois dispositivos. Seguindo o método de (RUDENKO *et al*, 2013) foi extraída a concentração de dopantes dos dois tipos de transistores. A Figura 27 mostra a densidade de carga média em função da tensão de porta aplicada. A densidade de carga média pode ser calculada pela densidade de carga dividido pelo volume do dispositivo ($L_G \cdot H_{FIN} \cdot W_{FIN}$). Pelo método é possível extrair tanto a concentração de dopantes do dispositivo quanto a tensão de faixa plana. Porém esse método requer saber com uma certa precisão o valor da corrosão lateral e consequentemente o valor de W_{FIN} efetivo para se normalizar as curvas. Foi obtido então que a dopagem dos transistores tipo n é aproximadamente $5 \cdot 10^{18} \text{cm}^{-3}$ e a dos transistores tipo p é $1 \cdot 10^{19} \text{cm}^{-3}$. A tensão de faixa plana também pode ser extraída obtendo valores de aproximadamente, 0,7V tanto para os dispositivos tipo n e para o tipo p.

Figura 27– Densidade de carga média em função da tensão de porta para (A) Transistor tipo n e (B) Transistor tipo p.

Fonte: Autor.

Para a extração da mobilidade dos dispositivos tipo n e tipo p sem junções, foi utilizado o método do split-CV, e utilizando as curvas I-V e C-V foi obtido a mobilidade efetiva em função da densidade de carga para os dois tipos de transistores, que é apresentado na Figura 28 para as mobilidades dos elétrons e das lacunas.

Figura 28 - Mobilidade efetiva em função da densidade de portadores, para (A) dispositivos tipo n e (B) tipo p.

Fonte: Autor.

Observando as curvas da mobilidade efetiva tanto dos elétrons quanto das lacunas na Figura 28 podemos observar que as mobilidades de ambos os tipos de transistores variam com a largura da aleta de silício, sendo que a mobilidade aumenta à medida que a largura da aleta diminui, tanto nos pMOS quanto nos nMOS. Pelos resultados obtidos em (DORIA *et al*, 2014) sobre a mobilidade efetiva dos dispositivos sem junção, eles mostram também que a redução

da largura de canal apresenta um aumento da mobilidade máxima. Tal efeito é referente a redução do espalhamento por impurezas ionizadas. A redução da largura da aleta de silício reduz a camada de depleção do canal, que reduz as cargas de impurezas ionizadas, e, portanto, reduzindo o espalhamento por impurezas ionizadas aumentando a mobilidade (RUDENKO *et al*, 2014). Nessas curvas também foi separada a mobilidade para a condução no sublimiar, condução pelo corpo e na condução da acumulação, para cada transistor. A mobilidade em sublimiar apresenta valores muito baixos para ambos os transistores.

Para os transistores tipo n pode-se observar que a densidade de carga em que o dispositivo começa a conduzir pelo corpo (V_{TH}) é muito similar para quase todos os valores de largura da aleta de silício. Já nos transistores tipo p pode-se ver que a densidade de carga necessária para o transistor começar a conduzir pelo corpo aumenta à medida que diminui a largura da aleta de silício, o que confirma a hipótese de diferentes concentrações de dopantes com W_{FIN} . A mobilidade dos nanofios transistores MOS sem junções para tensão de porta superior a tensão de limiar e inferior a tensão de faixa plana é referente a condução de corrente feita pelo centro da aleta de silício, ou seja, pela condução de corpo. A condução pelo corpo ocorre no interior do canal e por esse motivo não apresenta suficiente influência da degradação pelas interfaces do canal com o óxido de porta.

Para tensão de porta superior a tensão de faixa plana, a condução de corrente se dá nas interfaces de óxido de porta e do canal, pelo mecanismo de acumulação, com portadores majoritários. Para o início da condução pela acumulação, ou seja, quando o canal está totalmente neutro, a densidade de carga necessária aumenta gradualmente à medida que a largura da aleta de silício diminui, tanto para os pMOS e os nMOS. Pode-se observar, então, que a faixa em que o transistor fica em condução pelo corpo, diminui à medida que W_{FIN} diminui. Isso significa que o dispositivo sai da depleção total (estado desligado) para a condução pelo corpo (canal em depleção parcial) para a acumulação (canal totalmente neutro), em intervalos menores de tensão de porta pela diminuição de W_{FIN} . Observando as figuras, esse efeito é muito mais presente nos transistores tipo p do que nos transistores tipo n. Logo a transição da depleção total para a neutralidade do canal ocorre em diferenças menores de tensão e com isso a mobilidade do corpo também será elevada mais rapidamente. A região de acumulação, no entanto, tem praticamente a mesma faixa de densidades de carga para todos os transistores.

A Figura 29 mostra a mobilidade máxima e a mobilidade quando a tensão de porta é igual a tensão de faixa plana, para os dispositivos tipo n e tipo p. Pelas curvas também pode-se

comparar que a mobilidade das lacunas é praticamente a metade da mobilidade dos elétrons. Também observamos que a mobilidade com $V_{GS} = V_{FB}$ se aproxima muito da mobilidade máxima à medida que W_{FIN} diminui, e tende a se afastar à medida que W_{FIN} aumenta, para os dispositivos tipo n. Já para os dispositivos tipo p acontece o oposto, para dispositivos com W_{FIN} pequenos a mobilidade de $V_{GS} = V_{FB}$ tende a se afastar da mobilidade máxima e tende a se igualar a mobilidade máxima quando W_{FIN} aumenta.

A mobilidade em $V_{GS} = V_{FB}$ mostra o momento em que o canal está totalmente neutro e por isso a mobilidade do dispositivo vem a se tornar a mobilidade de corpo máxima, que deveria ser a mobilidade máxima total. E pela curva da Figura 29 podemos ver que a mobilidade do canal não atinge seu valor máximo quando a tensão de faixa plana é atingida e o canal fica totalmente neutro.

Figura 29 - Mobilidade máxima e Mobilidade ($V_{GS} = V_{FB}$) em função da largura da aleta de silício para (A) Transistor tipo n e (B) Transistor tipo p.

Fonte: Autor.

3.2 ESTUDO DA INFLUÊNCIA DA LARGURA DA ALETA DE SILÍCIO ATRAVÉS DE DISPOSITIVOS SIMULADOS

A fim de estudar o comportamento da mobilidade máxima, que ocorre após a depleção total dos transistores sem junção medidos experimentalmente na camada de acumulação, foram feitas simulações numéricas tridimensionais pelo simulador Sentaurus da Synopsys (SYNOPSYS, 2018) para os transistores tipo n. Foi criada uma estrutura de um transistor sem junção, apresentada na Figura 30, sendo extraídas as curvas I-V e C-V dessas estruturas.

Figura 30 - Estrutura de um transistor MOS sem junções com espaçadores variando H_{FIN} e W_{FIN} utilizadas nas simulações.

Fonte: Autor.

A estrutura criada possui os parâmetros descritos na Tabela 1. Dos parâmetros utilizados na simulação, a concentração de dopantes do canal e o EOT da estrutura foram ajustados para reproduzir, a tensão de limiar e a capacitância máxima dos dispositivos experimentais. Também foi assumido que o metal de porta é “mid-gap” com valor de 4.7eV. O arquivo de simulação da estrutura e do dispositivo se encontram nos Apêndice A e B, respectivamente.

Tabela 1 - Principais parâmetros geométricos utilizados nas simulações.

Parâmetro	Valor
H_{FIN}	9 nm
W_{FIN}	13 - 218 nm
L_G	10 μm
N_A	$4,0 \cdot 10^{18} \text{cm}^{-3}$
t_{BOX}	150 nm
EOT	1.3 nm
Φ_M	4.7eV

Fonte: Autor.

3.2.1 Avaliação dos modelos de mobilidade para transistores MOS sem junções

Um estudo preliminar das simulações nos mostra que devido a um diferente modo de condução, assim como diferentes espalhamentos dos portadores nos transistores MOS sem

junções comparados com o transistor modo inversão, torna a escolha de um modelo de mobilidade para o simulador uma escolha mais complicada. A razão da diferença entre esses modelos está na transição da condução do corpo para as interfaces nos transistores MOS sem junção e na condução pelo modo de acumulação, que não é contabilizada por alguns modelos.

Dentre os principais modelos estão o modelo Phumob (KLASSEN, 1992), o modelo de Lombardi (LOMBARDI *et al*, 1988) e o modelo de IALMob (MUJTABA, 1995). Destes os modelos do IALMob e Lombardi contém componentes de degradação pelo campo elétrico transversal e o modelo Phumob não possui essas componentes, sendo utilizado apenas para a degradação do corpo do canal. A degradação pelo campo elétrico vertical nas interfaces é devido ao modelo Enormal (SYNOPTIS, 2018).

Foram simuladas quatro situações, inicialmente com os modelos, para analisar a influência somente da mobilidade:

- a) Enormal(IALmob) - Phonon Combination = 0
- b) Enormal(IALmob) - Phonon Combination = 1
- c) Enormal(IALmob) - Phonon Combination = 2
- d) Enormal(Lombardi)
- e) Enormal(Lombardi) + Phumob
- f) Phumob

Como os modelos são preferencialmente feitos para transistores modo inversão, muitos não apresentam resultados que correspondam ao funcionamento de um transistor MOS sem junções. Apenas um dos modelos disponíveis apresenta um método para calcular a mobilidade devido a acumulação dos portadores majoritários, que é o IALMob (MUJTABA, 1995). Naturalmente muitas dessas curvas podem ser ajustadas pelos parâmetros de ajuste dos modelos, mas nesse caso a física e os métodos de condução dos dispositivos sem junções não seriam levados em consideração ou não seriam descritos com precisão. A diferença entre os modelos IALmob com “Phonon Combination” 0, 1 e 2 é a combinação da mobilidade limitada por fônons 2D com a 3D. No “Phonon Combination = 0” a combinação é dominada pelo menor valor, já no “Phonon Combination = 1” a combinação é feita pela equação de Matthiessen e no “Phonon Combination = 2”, também é feita a combinação pela regra de Matthiessen, onde há uma componente adicional do campo elétrico no numerador da da mobilidade limitada por fônons 2D. A Figura 31 mostra a diferença entre os modelos apresentados em função da tensão de porta, para a corrente de dreno e para a transcondutância.

Pelos resultados pode-se observar que o dispositivo que apresenta a maior corrente de dreno é o do modelo de mobilidade Phumob, que não considera as degradações pela interface, desse modo a corrente representa a corrente de corpo. Quando o dispositivo alcança a tensão de faixa plana e começa a se formar na interface a camada de acumulação, e conseqüentemente a sua degradação aumenta, mas não é contabilizada pelo modelo. Já com a inclusão do modelo Lombardi, pode-se ver que a mobilidade tende a valores mais próximos da realidade, mas isso não significa que os métodos de condução estão representando a realidade já que a condução principal é pela acumulação e não pela inversão. O modelo de Lombardi falha para mostrar a corrente dos dispositivos MOS sem junções, onde a descontinuidade que ocorre na curva de corrente e de transcondutância é devido a combinação no simulador do modelo de mobilidade constante, com o modelo do Lombardi, nesse caso representando a mobilidade do corpo e da acumulação respectivamente. Esse além de mostrar uma variação da tensão de limiar não condizente com a realidade, mostra um grande problema de descontinuidade entre a transição da condução do corpo para as interfaces. O modelo do IALMob apresenta o modelo de mobilidade que contém as influências do espalhamento Coulomb, para a camada de acumulação e de inversão, o que ajuda a representar a condução real de um transistor MOS sem junções. Porém, com os parâmetros padrão do simulador é possível ver que há uma descontinuidade na transição de mobilidade do corpo para as interfaces, sendo necessário o ajuste dos parâmetros que controlam a parcela de acumulação nas interfaces para eliminar esse efeito. Os diferentes comandos de PhononCombination afetam a mobilidade com o cálculo da mobilidade limitada por fônons, e portanto, a corrente de dreno e a transcondutância apresenta diferenças, mas seus valores são bem similares.

Já as simulações de capacitância, com tensão de dreno nula, não são influenciadas pelos modelos de mobilidade, já que não flui corrente pelo dreno. Mas com a utilização de tensão de dreno diferente de zero, a escolha do modelo deve ser considerada. Como no caso da extração da mobilidade pelo método do Split-CV, que usa uma tensão de dreno bem pequena, a capacitância máxima depende, principalmente, da espessura de óxido e da área e a transição para a capacitância máxima, influenciada pela concentração de dopantes e a geometria do canal.

Figura 31 – Curvas simulações com diversos modelos descritos anteriormente de um transistor MOS sem junções para A) Corrente de dreno e B) Transcondutância.

Fonte: Autor.

3.2.2 Calibração da simulação dos transistores MOS sem junções com os resultados experimentais.

Para o ajuste das curvas experimentais e simuladas foram considerados os seguintes modelos físicos: o modelo de geração e recombinação dos portadores pela transição na faixa proibida, o modelo da densidade intrínseca que contabiliza a variação da faixa proibida, o modelo de campo elétrico perpendicular à porta, que é utilizada para calcular esse campo elétrico para ser utilizado no modelo de mobilidade. O modelo de mobilidade (IALMob), que é o modelo de mobilidade de baixo campo que contabiliza o espalhamento tanto das camadas de inversão quanto a de acumulação e também conta com a opção de auto orientação, para separar as orientações cristalográficas do topo e das laterais do canal e o modelo que contabiliza a velocidade de saturação dos portadores para campos elétricos altos, importante para transistores com canal curto.

A estrutura utilizada nas simulações possui os mesmos parâmetros geométricos que os transistores experimentais. Como referência os transistores de canal longo medidos com baixa tensão de dreno foram utilizados para o ajuste da mobilidade. Primeiramente com um transistor quase planar, o parâmetro referente a mobilidade limitada por fônons 3D, na condução pelo corpo $\mu_{max}(100)$ foi ajustado. Em seguida foi feito um ajuste entre os parâmetros $\mu_{max}(100)$ e $\mu_{min}(100)$ referentes a mobilidade limitado pelo efeito Coulomb 3D, para ajustar a condução de corpo desse transistor. Por último o parâmetro $\delta(100)$, que representa a rugosidade de superfície, foi ajustado, sendo importante para um transistor quase planar apenas a orientação

(100). Agora para um nanofio transistor sem junção utilizando os parâmetros ajustado da orientação (100) os parâmetros (110) podem ser calibrados.

Os parâmetros utilizados para o ajuste das curvas são apresentados na Tabela 2, também como no arquivo de parâmetros (Apêndice C).

Tabela 2 - principais parâmetros do modelo IALMOB utilizados nas simulações.

Parâmetros do Modelo IALMob	
$\mu_{\max}(100)$	220
$\mu_{\max}(110)$	200
$\mu_{\min}(100)$	115
$\mu_{\min}(110)$	70
$\delta(100)$	$2 \cdot 10^{13}$
$\delta(110)$	$2 \cdot 10^{12}$
Phonon Combination	0

Fonte: Autor.

3.2.3 Resultados simulados em função da largura da aleta de silício.

A Figura 32 mostra a comparação das curvas da corrente de dreno simulada, ajustada com os parâmetros da Tabela 2, e experimentalmente. Pode-se observar que os resultados ajustados ficaram condizentes com os experimentais, tanto na escala linear quanto na escala monologarítmica. Em escala linear, obteve-se erro inferior a 1,6% para dispositivos com W_{FIN} de 218 nm e erros inferiores a 2,3% com W_{FIN} de 13 nm.

A Figura 33 e a Figura 34 e mostram a comparação entre as curvas da transcondutância e da capacitância entre porta ao canal dos dispositivos simulados e medidos em função da tensão de porta aplicada, respectivamente. Pode-se observar que, para a transcondutância, o ajuste ficou similar aos resultados experimentais com erro inferior a 15% nos dispositivos com W_{FIN} de 218 nm. E pode-se ver que os melhores resultados foram obtidos para os transistores com menor valor de largura da aleta de silício ($W_{\text{FIN}} = 13$ nm) com erros inferiores a 6%. Para as

capacitâncias simuladas comparadas com os resultados experimentais apresentam erros inferiores a 15%.

Figura 32 - Curvas simuladas ajustadas da corrente de dreno em função da tensão de porta, para curvas em escala linear e em escala monologarítmica.

Nota: Linha sólida – curvas experimentais

Símbolos - curvas simuladas

Fonte: Autor

A transcondutância também não apresenta erros de continuidade que foram obtidos pela utilização no modelo do IALMob com a opção PhononCombination = 0, que associa a componente da mobilidade limitada pelos fônons de duas dimensões (nas interfaces) com a de três dimensões (no corpo), pelo seu menor valor. Pode ser visto também que na simulação da capacitância foi reproduzido o efeito da depleção parcial que ocorre nos dispositivos experimentais.

Obtendo curvas simuladas que representam os dispositivos experimentais, pode-se analisar o comportamento da mobilidade nos transistores sem junção. A Figura 35 mostra o corte horizontal da seção transversal de um transistor MOS sem junções com $W_{FIN} = 13$ nm e um transistor quase planar com $W_{FIN} = 218$ nm. Foram observadas variações da mobilidade no canal com um passo de 50mV com tensão de porta variando entre 0 e 1,2V. Com a mobilidade obtida no centro do canal para esses dois transistores, pode-se analisar a evolução da mobilidade do canal, pelos diversos mecanismos de condução.

Figura 33 - Curvas simuladas e ajustadas com resultados experimentais da transcondutância em função da tensão de porta.

Nota: Linha sólida – curvas experimentais

Símbolos - curvas simuladas

Fonte: Autor

Figura 34 - Curvas simuladas e ajustadas com curvas experimentais da capacitância da porta ao canal em função da tensão de porta.

Nota: Linha sólida – curvas experimentais

Símbolos - curvas simuladas

Fonte: Autor

Na figura pode-se ver demarcados a mobilidade com a tensão de porta igual a tensão de limiar, e igual a tensão de faixa plana. Mostrando a mobilidade antes da tensão de limiar pela condução pelo sublimiar, com a mobilidade após a tensão de limiar com a condução pelo corpo e após a tensão de faixa plana com a condução por acumulação pelas interfaces. Pela figura podemos ver que para um dispositivo de porta tripla a transição da mobilidade quase nula para a mobilidade próxima a máxima é muito rápida em comparação com a transição de um transistor quase planar. Isso está relacionado também a variação da tensão de limiar de cada transistor, que está diretamente relacionado ao acoplamento eletrostático do canal, e então a transição do canal totalmente depletado para o canal totalmente neutro. Podemos também notar que a mobilidade máxima não é obtida quando obtemos a tensão de faixa plana e que após o dispositivo entrar em acumulação a mobilidade continua a aumentar ligeiramente, antes de ser degradada pela influência do campo elétrico e a rugosidade de superfície.

Figura 35 - Mobilidade dos elétrons em função da posição do canal, do corte Horizontal da secção transversal de um transistor sem junção, para (A) $W_{FIN} = 218$ nm e (B) $W_{FIN} = 13$ nm.

Fonte: Autor

A Figura 36 mostra o corte vertical da seção transversal do canal para o mesmo transistor MOS sem junções. Podemos ver claramente que a posição de início do aumento da mobilidade é diferente no caso de um dispositivo de porta tripla e de um dispositivo quase planar. Essa diferença se encontra na posição inicial em que o canal começa a sair da depleção total e começa a ficar com uma porção neutra. Nos dispositivos com $W_{FIN} = 13$ nm esse efeito começa pelo centro do canal, mas no caso de um transistor com W_{FIN} maior a depleção começa próximo do óxido enterrado. Podemos comparar a rápida transição de condução de corpo com o rápido aumento da mobilidade nos transistores observados experimentalmente.

O fato de a mobilidade máxima não ser atingido quando a tensão de porta atinge a tensão de faixa plana, momento em que o campo elétrico deveria ser nulo, pela ausência de depleção no canal, ocorre devido ao campo elétrico remanescente, que permite a mobilidade aumentar pelo método de condução da acumulação, até atingir seu valor máximo.

Figura 36 - Mobilidade dos elétrons em função da posição do canal, do corte Vertical da secção transversal de um transistor sem junção, para (A) $W_{\text{FIN}} = 218 \text{ nm}$ e (B) $W_{\text{FIN}} = 13 \text{ nm}$.

Fonte: Autor

3.3 ESTUDO DA INFLUÊNCIA ALTURA DA ALETA DE SILÍCIO

Com o ajuste das curvas da simulação em função da largura da aleta de silício, é possível extrapolar o estudo dos transistores MOS sem junções para analisar outros parâmetros desse dispositivo, como o efeito da altura sobre as características elétricas dos transistores por intermédio da simulação tridimensional. A análise da altura em dispositivos experimentais é mais complicada, devido ao processo de fabricação necessário para dispositivos com alturas variáveis, sendo que normalmente a altura dos dispositivos é escolhida como a camada de silício da lâmina para todos os dispositivos. Com a variação da altura da aleta de silício, os dispositivos podem assumir a configuração de porta tripla quando a largura da aleta de silício é menor ou igual que a altura da aleta (nanofio), mas também podem assumir a característica de um transistor de porta dupla (FinFET). Cada configuração de porta afeta as características elétricas dos dispositivos de maneiras diferentes, onde se sabe que transistores FinFETs apresentam maior efeito da tensão mecânica em dispositivos com alturas maiores da aleta de silício (RASKIN *et al*, 2010), (HAYASHIDA *et al*, 2012) e apresenta uma redução no “Random Doping Fluctuation” (LEUNG *et al*, 2012), importante para dispositivos sem junção. Porém,

os nanofios apresentam um excelente controle eletrostático (BARRAUD *et al*, 2012). Estudo da altura em sensores utilizando transistores MOS sem junções mostram a importância desse parâmetro nas características elétricas (BUITRAGO *et al*, 2013).

Foram feitas simulações com variação da altura de 10 nm a 60 nm, largura da aleta de silício de 8 nm, 13 nm e 18 nm e comprimento de canal de 100 nm, 50 nm e 30 nm. Foram utilizados os mesmos parâmetros da mobilidade ajustados para os dispositivos com variação de W_{FIN} , com tensão de dreno de 50mV ou 1.2V. A influência da concentração de dopantes também foi analisada com dispositivos com concentração do canal de $4,0 \cdot 10^{18} \text{ cm}^{-3}$ ou de $1,0 \cdot 10^{19} \text{ cm}^{-3}$. Da mesma forma que nos dispositivos experimentais, a concentração de dopantes da extensão de dreno e fonte foi variada para analisar os efeitos nos parâmetros elétricos (CERDEIRA *et al*, 2012). Foi escolhida a concentração de dopantes desde a fonte ao dreno igual à do canal, formando um transistor uniformemente dopado, ou foi escolhida uma concentração de dopantes de $5 \cdot 10^{20} \text{ cm}^{-3}$, para as extensões de fonte e dreno, para diminuir a resistência série do dispositivo. As combinações de concentração de dopantes no canal (N_C) e nas extensões de fonte e dreno (N_{FD}) são apresentadas na Tabela 3. É importante notar que para comprimentos geométricos menores que 8 nm é necessário correções quânticas nas simulações, por esse motivo foi escolhido como parâmetro mínimo para essas simulações.

Tabela 3 – Concentração de dopantes do canal e da extensão de fonte e dreno utilizados nas simulações.

Dopagem do canal	Dopagem da extensão
$1 \cdot 10^{19} \text{ cm}^{-3}$	$1 \cdot 10^{19} \text{ cm}^{-3}$
$1 \cdot 10^{19} \text{ cm}^{-3}$	$5 \cdot 10^{20} \text{ cm}^{-3}$
$4 \cdot 10^{18} \text{ cm}^{-3}$	$4 \cdot 10^{18} \text{ cm}^{-3}$
$4 \cdot 10^{18} \text{ cm}^{-3}$	$1 \cdot 10^{19} \text{ cm}^{-3}$
$4 \cdot 10^{18} \text{ cm}^{-3}$	$5 \cdot 10^{20} \text{ cm}^{-3}$

Fonte: Autor.

A Figura 37 mostra a corrente de dreno dos dispositivos nMOS em função da sobretensão de condução obtidas com $V_{DS} = 50 \text{ mV}$. Os transistores são considerados de porta tripla com $W_{FIN} = 13 \text{ nm}$ e $W_{FIN} = 18 \text{ nm}$, para um H_{FIN} de 10 nm e L_G de 30 nm. Pela figura é

possível observar a variação da corrente influencia tanto pela concentração de dopantes do canal quanto pela concentração de dopantes da extensão de fonte e dreno.

Figura 37 - Corrente de dreno em função da sobretensão de condução, para dispositivos variando a concentração de dopantes do canal e a das extensões de fonte e dreno.

Fonte: Autor

Ao aumentar a concentração de dopantes nas extensões pode-se observar que há um grande aumento da corrente de dreno nesses dispositivos, devido a diminuição da resistência série. Em $V_{GT} = 1.5$ V nos dispositivos com $N_D = 4.0.10^{18} \text{ cm}^{-3}$ esse aumento de corrente de dreno chega a ser 8,3 e 6,6 vezes maiores para W_{FIN} de 13 e 18 nm respectivamente, com o aumento da extensão para $N_{FD} = 5.0.10^{20} \text{ cm}^{-3}$. Com $N_D = 1.0.10^{19} \text{ cm}^{-3}$ o aumento de corrente chega a ser 3,3 e 2,6 vezes maior para W_{FIN} de 13 e 18 nm respectivamente, com o aumento da concentração de dopantes na extensão. Pode-se observar que a concentração de dopantes na extensão tem uma grande influência nesses dispositivos.

Para a análise dos parâmetros elétricos extraídos foram selecionados os dispositivos com concentração de dopantes no canal de $4.0.10^{18} \text{ cm}^{-3}$ e nas extensões de fonte e dreno com $4.0.10^{18} \text{ cm}^{-3}$ ou $5.10^{20} \text{ cm}^{-3}$, este último similar aos dispositivos experimentais. A Figura 38 apresenta a tensão de limiar em função de H_{FIN} extraídas para $V_{DS} = 50$ mV. Pode-se observar que o aumento de L_G gera uma redução na tensão de limiar, assim como o aumento tanto de H_{FIN} quanto de W_{FIN} . A tensão de limiar também aumenta ligeiramente à medida que a concentração de dopantes de fonte e dreno aumenta, com maior impacto nos dispositivos com W_{FIN} menores e gerando uma maior variação com a diminuição de L_G . A influência da altura do dispositivo mostra um aumento da tensão de limiar com a diminuição de H_{FIN} , o que mostra o melhor controle eletrostático dos dispositivos à medida que eles passam de porta dupla para porta tripla. Pode-se notar também que para os transistores MOS sem junções estreitos a

variação de V_{TH} com a altura acima de 30 nm se torna pequena. Os valores teóricos também são bem representados pelas simulações, referente a equação (11).

Figura 38 - Tensão de limiar extraída em função de H_{FIN} para os transistores MOS sem junção com W_{FIN} de 8, 13 e 18 nm e L_G de 100, 50 e 30 nm.

Fonte: Autor

A Figura 39 apresenta os valores de DIBL para os transistores MOS sem junções simulados, extraídos com V_{DS} em 50mV e 1.2V, em função de H_{FIN} . A diminuição do comprimento de canal apresenta um aumento no DIBL. Os dispositivos com largura de aleta mais estreita apresentam melhores valores de DIBL. A diminuição de H_{FIN} permite que o valor de DIBL também diminua, e com o aumento de H_{FIN} o DIBL tende a se estabilizar com H_{FIN} maiores que 30 nm. Isso indica que após o dispositivo se tornar porta dupla o aumento de H_{FIN} não irá mais influenciar o valor desse parâmetro. E dessa forma ao aumentar H_{FIN} além de 30 nm, o excedente da altura da aleta gera um aumento de corrente sem degradação nesse parâmetro. Nesse caso pode-se observar que a concentração de dopantes nas extensões de fonte e do dreno mais alta, gera um aumento no valor de DIBL, que se agrava, principalmente, com L_G pequeno e com o aumento de W_{FIN} . Novamente a redução do DIBL em nanofios transistores MOS sem junções mostra o melhor controle eletrostático desses dispositivos comparado com os FinFET transistores MOS sem junções. Esse efeito é mais aparente nos dispositivos de canal curto.

Figura 39 – Valores de DIBL em função de H_{FIN} para os transistores MOS sem junção com W_{FIN} de 8, 13 e 18 nm e L_g de 100, 50 e 30 nm.

Fonte: Autor

A Figura 40 apresenta os valores dos comprimentos naturais calculados pela equação (7) para as geometrias dos dispositivos simulados. Por ele podemos ver que à medida que a geometria de porta do transistor MOS aumenta, tanto a largura quanto à altura da aleta de silício, ele aumenta o comprimento natural. E à medida que o comprimento natural diminui, menor é o comprimento de canal mínimo que o dispositivo precisa ter para que não ocorram os efeitos de canal curto. Por exemplo, para um transistor com $H_{FIN} = 10$ e $W_{FIN} = 8$ nm se assumir que o comprimento de canal precisa ser cinco vezes o comprimento natural com essas dimensões de porta o transistor pode ter comprimento de canal de aproximadamente 19 nm sem sofrer de efeito de canal curto. Já para um transistor com $H_{FIN} = 60$ e $W_{FIN} = 18$ nm para não sofrer de efeito de canal curto o comprimento de canal precisa ser superior a aproximadamente 60 nm. De forma que transistores MOS sem junções estreitos e baixos (nanofios), possuem melhor controle das cargas pela porta e uma maior redução dos efeitos de canal curto.

Figura 40– Comprimento natural calculado para H_{FIN} de 10 nm a 60 nm e W_{FIN} de 8 nm a 18 nm.

Fonte: Autor

A Figura 41 apresenta a inclinação de sublimar em função de H_{FIN} . Pode-se observar a grande influência da geometria da porta na inclinação de sublimar, assim como na maior concentração de dopantes nas extensões de fonte e dreno. Os valores indicam que a diminuição do comprimento de canal gera um aumento da inclinação de sublimar. O impacto do aumento de W_{FIN} também aumenta a inclinação de sublimar, com maior efeito em transistores de canal curto. O aumento de H_{FIN} gera uma diminuição na inclinação de sublimar em transistores de canal longo. Em transistores de canal curto a diminuição de H_{FIN} gera uma diminuição nos valores da inclinação de sublimar, promovendo uma rápida melhora nesse parâmetro à medida que o dispositivo se aproxima do nanofio. É importante notar que os transistores MOS sem junções uniformemente dopado apresenta para grande parte de seus valores de comprimento de canal uma melhora com o aumento de H_{FIN} , com exceção de dispositivos com L_G de 30 nm e H_{FIN} menores que 10-20 nm dependendo do valor de W_{FIN} . Com uma maior concentração de dopantes nas extensões de fonte e dreno o efeito de melhora com a diminuição de H_{FIN} se apresenta para dispositivos com L_G de 50 e 30 nm. E tal efeito tem maior intensidade e em dispositivos com L_G de 30 nm e W_{FIN} de 18 nm e altura da aleta de silício abaixo de 40 nm.

Figura 41 - Inclinação de sublimiar em função de H_{FIN} para os transistores MOS sem junção com W_{FIN} de 8, 13 e 18 nm e L_G de 100, 50 e 30 nm.

Fonte: Autor

De forma a explicar essa variação da inclinação de sublimiar, a Figura 42 apresenta o fator de corpo de cada transistor simulado, que pela equação (16) mostra sua relação direta a inclinação de sublimiar. Por essa figura podemos ver que à medida que o transistor tende a um dispositivo de porta dupla o efeito de corpo diminui e com isso a inclinação de sublimiar também diminui. Na equação (17), o efeito de corpo é reduzido com a diminuição de H_{FIN} pelo termo quadrático da equação $(2H_{FIN} + W_{FIN})^2$ reduzindo o valor do efeito de corpo e também pode-se observar na equação que há uma maior influência do H_{FIN} do que do W_{FIN} sendo que o primeiro tem seu valor dobrado. Porém, com a diminuição do comprimento de canal esse efeito é mascarado pelos efeitos de canal curto, e dessa forma o melhor controle eletrostático dos dispositivos nanofios melhora a inclinação de sublimiar. Mas esse efeito ocorre para todos os dispositivos com diferentes W_{FIN} , onde, mesmo com L_G de 30 nm e W_{FIN} de 18 nm, pode-se observar na figura que a inclinação de sublimiar diminui sutilmente para dispositivos tendendo a porta dupla. Características similares de SS foram obtidas para transistores MOS sem junção em (SEO *et al*, 2013).

Figura 42 – Fator de corpo calculado para os dispositivos com H_{FIN} de 10 nm a 60 nm e com W_{FIN} de 8 nm a 18 nm.

Fonte: Autor

A Figura 43 apresenta a resistência série em função de H_{FIN} para os transistores MOS sem junções simulados. A resistência série foi extraída pelo método (TREVISOLI *et al*, 2017). Pode-se observar que a influência da maior concentração de dopantes nas extensões de fonte e dreno tem um grande impacto nos valores da resistência série. Os dispositivos com maior comprimento de canal apresentam maiores resistência série, devido a uma maior componente da resistência do canal na extração. À medida que tanto H_{FIN} e W_{FIN} aumentam há uma diminuição da resistência série. Dispositivos com concentração de dopantes nas extensões de fonte e dreno de $5 \cdot 10^{20} \text{ cm}^{-3}$ chegam a ter uma redução da resistência série de quatro vezes comparado ao dispositivo com concentrações de dopantes nas extensões igual ao do canal. A redução desse parâmetro gera um aumento de corrente nesses dispositivos, vale notar que nos dispositivos com concentração de dopantes nas extensões de $5 \cdot 10^{20} \text{ cm}^{-3}$, a resistência série dos nanofios são comparáveis e até menor que a dos FinFETs com concentração de dopantes nas extensões de $4 \cdot 10^{18} \text{ cm}^{-3}$. É importante notar que a resistência serie é inversamente proporcional à altura da aleta de silício.

Figura 43 - Resistência Série em função de H_{FIN} para os transistores MOS sem junção com W_{FIN} de 8, 13 e 18 nm e L_G de 100, 50 e 30 nm.

Fonte: Autor

Figura 44 mostra os valores de corrente de dreno de estado ligado para uma sobretensão de condução de 0,8V. Pelas diferenças de tensão de limiar pela variação da altura da aleta de silício, foi escolhida uma sobretensão de porta para uma análise da corrente de estado ligado desses transistores. Os resultados foram extraídos minimizando a influência da resistência série pela fórmula (19). Pelos resultados podemos ver que uma maior concentração de dopantes nas extensões de fonte e dreno aumenta a corrente de dreno pela diminuição da resistência série. Nesses resultados pode-se notar uma grande influência da altura da aleta de silício no aumento da corrente de dreno desses dispositivos, assim como o aumento de corrente pela redução do comprimento de canal. Há também a influência na corrente da variação de largura da aleta de silício, porém, com menor intensidade do que a variação com a altura. Pode-se notar que nos dispositivos com concentrações de dopantes nas extensões de $4.10^{18} \text{ cm}^{-3}$, há uma grande redução da corrente para nanofios, ou seja, para dispositivos com H_{FIN} e W_{FIN} pequenos e uma maior concentração de dopantes nas extensões gera uma grande vantagem nesses dispositivos. Isso gera um aumento de corrente quase cinco vezes maior. Nos dispositivos FinFETs o aumento de corrente chega a ser o dobro com concentrações de dopantes nas extensões de $5.10^{20} \text{ cm}^{-3}$. Vale apenas notar que para os dispositivos FinFETs, com concentração de dopantes nas

extensões de $4 \cdot 10^{18} \text{ cm}^{-3}$, possuem níveis de corrente similares ou superiores aos com $5 \cdot 10^{20} \text{ cm}^{-3}$ de concentração de dopantes nas extensões. Logo, trabalhando nesses níveis de corrente a estrutura de porta pode ser escolhida pelas características elétricas mais benéficas dependendo da necessidade.

Figura 44 - Corrente de estado ligado com sobretensão de condução de 0.8V em função de H_{FIN} para os transistores MOS sem junção com W_{FIN} de 8, 13 e 18 nm e L_G de 100, 50 e 30 nm.

Fonte: Autor

A Figura 45 mostra a influência da corrente de desligamento em função de H_{FIN} para sobretensão de condução de -0,3V. Pelos resultados extraídos pode-se observar que a medida que se diminui o comprimento de canal há um aumento na corrente de desligamento e o aumento de W_{FIN} degrada ainda mais a corrente de desligamento. A redução de H_{FIN} permite a diminuição da corrente de desligamento para todos os dispositivos quando tende a porta tripla. A diferença de concentração de dopantes nas extensões também impacta a corrente de desligamento. Os dispositivos com concentração de dopantes nas extensões de $4 \cdot 10^{18} \text{ cm}^{-3}$ apresentam menores valores de corrente de desligamento para todos os dispositivos comparados aos dispositivos com concentração de dopantes nas extensões de $5 \cdot 10^{20} \text{ cm}^{-3}$. Para os dispositivos com canal longo ($L_G = 100 \text{ nm}$) para ambas as concentrações de dopantes nas extensões de fonte e dreno o nível de corrente se mante próximo, com a redução para $L_G = 50$

nm essa variação chega a quase uma ordem de grandeza e para os dispositivos com canal curto ($L_G = 30$ nm) essa diferença chega de duas a três ordens de grandeza. Esses valores de corrente de estado desligado estão relacionados a inclinação de sublimiar que tem melhora pelo controle eletrostático da porta para os dispositivos nanofios porta tripla.

Figura 45 - Corrente de desligamento com sobretensão de condução de -0.3 V em função de H_{FIN} para os transistores MOS sem junção com W_{FIN} de 8, 13 e 18 nm e L_G de 100, 50 e 30 nm.

Fonte: Autor

A Figura 46 mostra a relação de I_{ON}/I_{OFF} em função de H_{FIN} , para os transistores MOS sem junções simulados. Pode-se notar que à medida que o comprimento de canal diminui há uma piora da relação I_{ON}/I_{OFF} . Da mesma forma o aumento de W_{FIN} e do aumento da concentração da dopagem de fonte e dreno também piora a relação I_{ON}/I_{OFF} . Para os dispositivos com concentração de dopantes nas extensões de $4.10^{18} \text{ cm}^{-3}$ na fonte e dreno, os menores H_{FIN} apresentam uma redução da relação de I_{ON}/I_{OFF} , para todos os comprimentos de canal exceto para L_G de 30 nm e W_{FIN} de 18 nm que começa a apresentar uma melhora com a diminuição de H_{FIN} . Para os dispositivos com H_{FIN} maiores, seus valores aumentam gradualmente até apresentarem uma estabilidade no valor de I_{ON}/I_{OFF} .

Já para os dispositivos com concentração de dopantes nas extensões de $5.10^{20} \text{ cm}^{-3}$, para os dispositivos com canal longo resultados similares são apresentados com dispositivos com concentração de dopantes nas extensões de $4.10^{18} \text{ cm}^{-3}$. Com a diminuição do comprimento de

canal, a inversão na tendência desses dispositivos se torna mais clara, já com $L_G = 50$ nm e $W_{FIN} = 18$ nm começa a aparecer um aumento da relação com a diminuição de H_{FIN} . Com $L_G = 30$ nm esse efeito fica muito evidente nas curvas. De forma geral os dispositivos homogêneos com concentração de dopantes de $4 \cdot 10^{18} \text{ cm}^{-3}$ na fonte ao dreno apresentam uma relação I_{ON}/I_{OFF} melhores do que os com extensões com valores de $5 \cdot 10^{20} \text{ cm}^{-3}$ a medida que o comprimento de canal diminui.

Figura 46 - Relação de I_{ON}/I_{OFF} em função de H_{FIN} para os transistores MOS sem junção com W_{FIN} de 8, 13 e 18 nm e L_G de 100, 50 e 30 nm.

Fonte: Autor.

Esses resultados estão relacionados com a influência da corrente de desligamento na relação, o que significa que apesar dos dispositivos com $N_{FD} = 5 \cdot 10^{20} \text{ cm}^{-3}$ nas extensões apresentarem um aumento de corrente do estado ligado, a discrepância entre os valores de corrente de desligamento prejudica sua relação I_{ON}/I_{OFF} . Pode ser observado também que a medida que o dispositivo com canal curto passa a ser um transistor de porta tripla sua relação aumenta bastante, principalmente nos dispositivos com $W_{FIN} = 18$ nm, mostrando valores que tendem a se aproximar dos dispositivos homogêneos, porém, seria necessário reduzir o valor de H_{FIN} com valores ainda menores para obter resultados comparáveis.

3.4 ESTUDO DO COMPROMISSO ENTRE LARGURA E ALTURA DA ALETA DE SILÍCIO.

Para um estudo aprofundado sobre quais são as melhores geometrias de porta de um transistor sem junção, a fim de se obter os melhores parâmetros elétricos, foram feitas simulações para gerar as curvas de contorno em função da largura e da altura da aleta de silício para os parâmetros de inclinação de sublimiar, de DIBL e I_{ON}/I_{OFF} . Foram incluindo nas simulações anteriores o $W_{FIN}=23$ nm e 28 nm. Estudo similar foi feito para transistores Modo Inversão, onde é possível determinar as melhores configuração de altura e de largura da aleta de silício para se obter bons parâmetros elétricos (YANG *et al*, 2005). A Figura 47 mostra que para cada curva de contorno a seguir foram feitas simulações e foram extraídos os parâmetros SS, DIBL e I_{ON}/I_{OFF} para cada ponto representado na curva.

A Figura 48 apresenta as curvas de contorno da inclinação de sublimiar em função da largura e da altura da aleta de silício para dispositivos com comprimento de canal de 100 nm a 30 nm com ambos os tipos de concentração de dopantes nas extensões de fonte e dreno estudadas nesse trabalho. Nos gráficos de contorno é possível observar duas tendências, a primeira é que quando as linhas de contorno tendem a vertical, significa que o dispositivo é invariante com o aumento da largura da aleta de silício, já para linhas de contorno tendendo a horizontal o resultado é invariante com a altura.

Figura 47 – Pontos simulados para a criação de cada curva de contorno.

Com o comprimento de porta de 100 nm pode-se observar que tanto os dispositivos com concentração de fonte e dreno de $4.10^{18} \text{ cm}^{-3}$ como os com extensões com concentração de fonte e dreno de $5.10^{20} \text{ cm}^{-3}$ apresentam resultados similares. Há uma certa insensibilidade com o aumento da altura da aleta de silício em maiores W_{FIN} . Abaixo de $W_{\text{FIN}} = 18 \text{ nm}$ a inclinação de sublimiar depende igualmente da largura e da altura da aleta, obtendo os melhores resultados para menores W_{FIN} e maiores H_{FIN} . Escolhendo uma inclinação de sublimiar de 70 mV/dec , os resultados mostram que, para dispositivos de canal longo ($L_G = 100 \text{ nm}$), tal SS ocorre para todos os W_{FIN} e H_{FIN} , exceto W_{FIN} maior que cerca de 25 nm . Porém, a redução da altura do transistor para valores menores que 20 nm também permite obter o $SS = 70 \text{ mV/dec}$.

Para os dispositivos com comprimento de canal de 50 nm , começam a mostrar uma maior insensibilidade com a altura dos dispositivos, mantendo linhas de contorno mais horizontais. Para dispositivos com $L_G = 50 \text{ nm}$ e $N_{\text{FD}} = 4.10^{18} \text{ cm}^{-3}$ nas extensões, para se obter uma inclinação de sublimiar de cerca de 70 mV / dec , o dispositivo deve ter uma largura de aleta mais estreita que 20 nm se a altura da aleta for maior que 20 nm . Por outro lado, esse valor de SS pode ser alcançado em alturas de aleta menores que 20 nm e larguras de aletas menores que 28 nm . Para dispositivos com concentração de dopantes de $5.10^{20} \text{ cm}^{-3}$ nas extensões de fonte e dreno, a largura mínima da aleta para atingir esse valor de SS é de cerca de 15 nm independentemente da altura da aleta. Um aumento na altura da aleta relaxa a necessidade da largura da aleta para 18 nm , enquanto a diminuição da altura da aleta para 10 nm relaxa a necessidade de W_{FIN} mais estreito para 20 nm .

À medida que se diminui o comprimento de canal, pode-se ver que a influência da largura da aleta de silício começa a se tornar mais importante, devido a sua influência nos efeitos de canal curto. Com comprimentos de canal de 30 nm observa-se que nos dispositivos com $N_{\text{FD}} = 4.10^{18} \text{ cm}^{-3}$ nas extensões são similares ao L_G de 50 nm . Dispositivos com extensões com $N_{\text{FD}} = 5.10^{20} \text{ cm}^{-3}$ tem uma faixa de altura da aleta de silício em que o aumento da altura não mostra mais variação na inclinação de sublimiar, sendo esse ponto variante com W_{FIN} . Nesse caso a diminuição da largura da aleta de silício é mais vantajosa.

Figura 48 – Contornos da inclinação de sublimiar (mV/dec) em função da largura e da altura da aleta de silício para transistores com $L_G=100$ nm.

Fonte: Autor

Para esses dispositivos de canal curto, é possível verificar também que, para atingir um SS máximo de 70mV/dec, para dispositivos com $N_{FD} = 4.10^{18} \text{ cm}^{-3}$ nas extensões, a largura da aleta menor que 18 nm deve ser escolhida para dispositivos com altura de aleta acima de 20 nm. Para dispositivos com altura da aleta abaixo desse valor, a largura da aleta ainda pode ser aumentada em até 28 nm. Para dispositivos com dopagem adicional nas extensões, é essencial uma largura da aleta abaixo de 9 a 10 nm para atingir 70mV/dec, pois esses dispositivos são quase independentes da altura da aleta.

A Figura 49 apresenta as curvas de contorno do DIBL em função da largura e da altura da aleta de silício para dispositivos com comprimento de canal de 100 nm, 50 nm e 30 nm respectivamente. Pelas figuras pode-se observar que independente do comprimento do canal, para dispositivos por volta de 30 nm de altura ou mais os valores de DIBL apresentam uma estabilização e o aumento da altura desses dispositivos tendendo a porta-dupla não afeta mais esse parâmetro elétrico. Apenas com valores de altura inferiores que 30 nm que o dispositivo começa a melhorar o DIBL quando o dispositivo começa a operar como porta tripla. Nas estruturas com $N_{FD} = 5.10^{20} \text{ cm}^{-3}$ a degradação do DIBL se intensifica.

Para $L_G = 100 \text{ nm}$, pode-se observar que, para se obter um DIBL de cerca de 50mV/V para um canal longo de 100 nm, o dispositivo deve ter pelo menos uma altura de aleta abaixo de 30 nm para ambos os dispositivos, com $N_{FD} = 5.10^{20} \text{ cm}^{-3}$ ou com $N_{FD} = 4.10^{18} \text{ cm}^{-3}$ nas extensões, com a largura da aleta de pelo menos 23 nm e pode ser aumentada para valores de 28 nm ou mais se diminuirmos a largura da aleta. Esses parâmetros podem ser escolhidos independente da concentração de dopantes nas extensões, onde maiores concentrações de dopantes nas extensões diminui um pouco a largura da aleta possível para obter esse parâmetro.

Para o comprimento de canal de 50 nm para um DIBL de 50mV/V, a altura da aleta deve ser de cerca de 25 nm para o dispositivo dopado uniformemente e a largura da aleta deve ser de cerca de 18 nm, o que pode ser aumentado em 28 nm se diminuir a altura da aleta. Para dispositivos com $N_{FD} = 5.10^{20} \text{ cm}^{-3}$ nas extensões, a altura da aleta deve ser menor que 20 nm, com uma largura de pelo menos 15 nm. Esse valor da largura da aleta pode ser aumentado para 18 nm se a altura da aleta for reduzida.

Figura 49 - Contornos do DIBL (mV/V) em função da largura e da altura da aleta de silício para transistores com $L_G = 100$ nm

Fonte: Autor

Para o dispositivo de canal curto de 30 nm para se obter um valor de 50mV/V de DIBL, pela figura, o dispositivo com $N_{FD} = 4.10^{18} \text{ cm}^{-3}$ nas extensões deve ter uma altura de aleta menor que 25 nm e uma largura de aleta de 13 nm, que pode ser aumentada em 18 nm se a altura da aleta for reduzida. Para dispositivos $L_G = 30 \text{ nm}$ de comprimento com $N_{FD} = 5.10^{20} \text{ cm}^{-3}$ nas extensões, os dispositivos são quase independentes da altura e da largura da aleta de silício. A largura então deve ser estreita com valores por volta de 8 nm para fornecer o DIBL de 50mV/V.

A Figura 50 apresenta a relação I_{ON}/I_{OFF} em função da largura e da altura da aleta de silício para dispositivos com comprimento de canal de 100 nm, 50 nm e 30 nm. Pela influência da relação I_{ON}/I_{OFF} dos dispositivos estudados é possível observar que nessas estruturas há uma grande dependência com a geometria de porta. É importante notar que os dispositivos com canal grande, ou seja, $L_G = 100 \text{ nm}$, tem uma evolução da relação praticamente vertical para pequenas alturas de aleta. Isso significa que independentemente de aumentar a largura da aleta de silício o valor da relação será muito similar, sempre apresentando valores muito altos. Notando que os valores por volta de 15 nm de largura da aleta apresentam as melhores relações à medida que se aumenta a altura nesse W_{FIN} , isso para ambas as concentrações de dopantes nas extensões. O motivo para esse ponto ótimo é devido a degradação para transistores com aleta de silício muito grandes terem parâmetros degradados e que uma redução na largura da aleta de silício muito grande não apresenta melhora nas características como SS e I_{OFF} . Se escolhermos apenas o I_{ON}/I_{OFF} acima de 10^5 , pode-se observar que, para dispositivos de canal longo, todas as combinações de largura e altura da aleta podem atingir esse valor. De fato, nessa janela de estudo valores com razão de 10^6 é facilmente obtido com diversas combinações de W_{FIN} e H_{FIN} , apenas com dispositivos muito largos e altos que a relação I_{ON}/I_{OFF} deteriora.

Para comprimento de canal de 50 nm e $N_{FD} = 4.10^{18} \text{ cm}^{-3}$, mostra-se muito similar ao de $L_G = 100 \text{ nm}$, com valores máximos nas vizinhanças de 10 a 15 nm de largura da aleta. Já para dispositivos com $N_{FD} = 5.10^{20} \text{ cm}^{-3}$ nas extensões os valores máximos estão por volta de 8 a 13 nm de largura e aumentando a altura da aleta. Observando a figura com $L_G = 50 \text{ nm}$ e $N_{FD} = 4.10^{18} \text{ cm}^{-3}$ nas extensões, para conseguir estruturas com relação de 10^5 , uma largura de aleta de 23 nm ou abaixo e a altura de aleta menor que 40 nm é necessária. Com a diminuição na altura da aleta pode-se aumentar a largura da aleta para valores acima de 28 nm. Para os dispositivos com $N_{FD} = 5.10^{20} \text{ cm}^{-3}$ nas extensões, o dispositivo precisa de uma largura de aleta de 20 nm para uma altura de aleta acima de 15 nm. Abaixo desse valor de altura de aleta, a largura da aleta pode ser aumentada até 28 nm.

Com a redução do comprimento de canal para $L_G = 30$ nm pode-se observar que o principal aspecto que influencia a razão I_{ON}/I_{OFF} é a variação da largura da aleta de silício. E para dispositivos $N_{FD} = 4.10^{18} \text{ cm}^{-3}$ nas extensões apenas com a altura da aleta abaixo de 20 nm que a influência da altura acontece. Já para os dispositivos com L_G de 30 nm e com $N_{FD} = 5.10^{20} \text{ cm}^{-3}$ nas extensões, eles são praticamente invariantes com a altura da aleta de silício na relação I_{ON}/I_{OFF} .

Para obter uma relação de 10^5 , para dispositivos com comprimento de canal de 30 nm e dopagem uniforme, o dispositivo precisa de uma largura de aleta de 20 nm para uma altura de aleta acima de 20 nm. Para valores menores de altura da aleta, a largura da aleta pode ser aumentada para acima de 28 nm. E para se obter uma razão de 10^5 nos dispositivos com $N_{FD} = 5.10^{20} \text{ cm}^{-3}$ nas extensões a uma largura de aleta precisa ter valores acima de 9 a 10 nm.

Esses resultados mostram que, para vários dispositivos, as limitações geométricas simuladas dependem da concentração de dopantes nas extensões e do comprimento do canal. Para dispositivos de canais longos e dispositivos com concentração de dopantes uniforme no canal e nas extensões de fonte e dreno, há mais flexibilidade para escolher os valores da largura da aleta e altura da aleta.

Uma outra forma de mostrar as diferenças de transistores com diferentes arquiteturas de portas é pela Figura 51 que mostra a relação I_{ON}/I_{OFF} em função do DIBL e da inclinação de sublimiar, mostrando a variação do aumento da altura desde um transistor de porta tripla até um transistor de porta dupla. Podemos ver por essa figura que à medida que o transistor tende a porta dupla há uma melhora nas características elétricas desses transistores. Efeito que ocorre com os transistores de canal longo, e para ambas as concentrações de dopantes na extensão. À medida que diminuimos o comprimento de canal podemos ver que o efeito da redução da altura tendendo a porta tripla, gera uma melhora nas características elétricas desse transistor muito significativa. O que nos leva a crer que as características de transistores com pequenas alturas e tendendo a porta tripla tem um caminho promissor para atender aos futuros nós tecnológicos.

Figura 50 - Contornos da relação I_{ON}/I_{OFF} em função da largura e da altura da aleta de silício para transistores com $L_G = 100$ nm.

Fonte: Autor

Figura 51 - Variação da relação I_{ON}/I_{OFF} em função do DIBL e da Inclinação de sublimiar, com (A) e (C) $N_{FD} = 4.10^{18} \text{ cm}^{-3}$ e (B) e (D) $N_{FD} = 5.10^{20} \text{ cm}^{-3}$ nas extensões.

Fonte: Autor

É possível ver claramente que os dispositivos com porta-tripla são os que mais apresentam melhora à medida que o comprimento de canal diminui, levando em casos extremos a uma redução de 50% no DIBL para uma melhora na inclinação de sublimiar de 95mV/dec para 80mV/dec. Sendo os dispositivos de porta dupla menos propensos a melhora com a diminuição da altura em canais longos. Porém, os dispositivos de canal longo apresentam valores de DIBL e SS excelentes para todas as geometrias de porta com melhora no aumento da altura dos dispositivos.

Explorando o impacto de várias combinações entre altura e largura da aleta nos parâmetros elétricos, de DIBL, de inclinação de sublimiar, e razão I_{ON}/I_{OFF} , de transistores MOS sem junções indicam que os dispositivos de comprimento de canal longo apresentam grande potencial para transistores altos com porta tripla tendendo a quase porta dupla, o que permite melhores parâmetros do dispositivo, especialmente na relação I_{ON}/I_{OFF} . E se observar o melhor conjunto de parâmetros, que pode-se obter na janela de W_{FIN} e H_{FIN} estudada comprometendo-

se a obter um I_{ON}/I_{OFF} alto e SS e DIBL baixos, podemos inferir que, para dispositivos de canal longo, um boa combinação seria uma largura de aleta de 15 nm e uma altura de aleta acima de 30 nm, o que daria um DIBL de 25mV/V, um SS de cerca de 61-62mV/dec e um I_{ON}/I_{OFF} de cerca de $6 \cdot 10^6$ (considerando que quase todas as alturas de aletas produzem relação I_{ON}/I_{OFF} acima de 10^6), onde isso seria válido para ambos os tipos de dispositivos com ambas concentrações de dopantes nas extensões.

Para dispositivos de canal curto, as estruturas baixas tipo nanofios porta tripla sem junção apresentam potencial para melhores parâmetros do dispositivo. A adoção de extensões com concentração de dopante de $5 \cdot 10^{20} \text{ cm}^{-3}$, mostra uma mínima influência na tensão de limiar, aumenta o drive de corrente e diminui a resistência em série. Mas degrada os outros parâmetros com uma redução na relação I_{ON}/I_{OFF} , e aumento de DIBL e SS de dispositivos com um comprimento de canal abaixo de 100 nm. Agora, observando os melhores parâmetros obtidos para um comprimento de canal curto de 30 nm com concentração de dopante de $4 \cdot 10^{18} \text{ cm}^{-3}$ nas extensões, quanto menor a largura e a altura da aleta, melhores parâmetros elétricos, já que em torno de 10 nm para a largura e altura da aleta produz um SS abaixo de 64mV/dec, um DIBL abaixo de 40mV/V e uma relação I_{ON}/I_{OFF} acima de $5 \cdot 10^5$. Com concentração de dopante de $5 \cdot 10^{20} \text{ cm}^{-3}$ nas extensões, esses dispositivos com a mesma largura e altura da aleta de 10 nm resultariam em um SS em torno de 70mV/dec, DIBL abaixo de 50mV/dec e I_{ON}/I_{OFF} acima de 10^5 .

A partir do conjunto de resultados, uma estrutura otimizada com um comprimento de canal longo ($L_G = 100 \text{ nm}$ ou mais) deve ter uma altura de aleta alta acima de 30 nm e uma largura de aleta de cerca de 15 nm. Os dispositivos com canal curto ($L_G = 30 \text{ nm}$) devem ter uma largura de aleta estreita menor que 10 nm e uma altura da aleta também na faixa de 10 nm para um melhor conjunto de parâmetros elétricos. A escolha correta de uma geometria de porta dos transistores sem junções pode flexibilizar os parâmetros necessários, facilitando o projeto de circuitos.

3.5 ESTUDO DOS EFEITOS DO UNDERLAP NAS CARACTERÍSTICAS ELÉTRICAS

Anteriormente, analisamos que os transistores de canal curto possuem uma grande vantagem com arquitetura de porta tripla comparada a de porta dupla, devido ao melhor controle do canal e resultantes características elétricas. Porém, com o avanço da tecnologia diversas alternativas para melhorar os parâmetros dos transistores podem ser utilizadas. Dentre elas está a utilização de “underlap” que significa que o canal avança para dentro das extensões de fonte

e dreno. Essa mudança na fabricação dos transistores melhora suas características. De forma a analisar a melhora proporcionada pelo underlap em função da altura da aleta de silício, foram simuladas as estruturas com altura de 10 nm ou 30 nm, largura da aleta de silício de 13 nm e todos os comprimentos de canal utilizados até o momento de 100 nm, 50 nm e 30 nm. Foram estudados apenas transistores com extensões com concentração de dopantes de $5 \cdot 10^{20} \text{ cm}^{-3}$, por apresentarem menor resistência série e maior corrente de dreno. A Figura 52 apresenta a estrutura esquemática simulada para o estudo do underlap. Nesse estudo o underlap se soma a extensão conforme a figura.

Figura 52 – Estrutura esquemática das simulações com a variação de underlap.

Fonte: Autor

A Figura 53 apresenta o valor de DIBL em função do underlap das estruturas simuladas. Pela figura podemos ver que de imediato a utilização do underlap já causa uma melhora considerável nos níveis de DIBL para transistores de canal curto. Nesses casos o comprimento efetivo de canal aumenta com o aumento do underlap. Os transistores com canal de 50 nm já sofrem efeito reduzido pelo underlap e os de canal longo de 100 nm oscilam com valores muito baixo de DIBL. Pode-se observar também que a diminuição da altura do transistor também ajuda na obtenção de melhores valores de DIBL com o aumento do underlap, sendo que nesses casos o valor de DIBL sem underlap é melhor para os dispositivos com W_{FIN} estreito e H_{FIN} baixos. Um ponto importante para se observar é a existência de um ponto ótimo para o underlap que gera todos os resultados necessários e não sendo mais necessário o seu aumento. Nos nossos resultados simulados para o DIBL o melhor underlap ocorre por volta de 15 nm, para valores maiores, os parâmetros elétricos dos transistores não terão melhora significativa. Para os dispositivos de canal curto o underlap chega a diminuir o DIBL em até 50%. A melhora do underlap para dispositivos com altura da aleta maior é devido ao fato de que os transistores com altura maior têm uma maior degradação do DIBL pela perda do controle eletrostático da porta, o que torna o efeito do underlap mais evidente.

Figura 53 - DIBL em função do comprimento de underlap de porta para dispositivos com L_G de 100, 50 e 30 nm para altura da aleta de 10 e 30 nm e largura da aleta de 13 nm.

Fonte: Autor

A Figura 54 mostra a inclinação de sublimiar em função do underlap de porta, para dispositivos com concentração de dopantes nas extensões de 5.10^{20} cm⁻³. Pela figura podemos ver que da mesma forma que com o DIBL é possível ver uma melhora de até 20% para os dispositivos com canal curto de 30 nm. O underlap exerce uma pequena influência em transistores de canal de 50 nm e quase nenhuma influência nos transistores de 100 nm. Podemos também ver que o ponto ótimo desses transístores em relação ao underlap também ocorre por volta de 15 nm. Da mesma forma transistores com altura maiores possuem melhores efeitos do underlap. Já os transistores com canal curto e altura pequena por terem melhores característica devido ao seu melhor controle eletrostático da porta, o efeito do underlap é minimizado.

A Figura 55 mostra o I_{ON}/I_{OFF} em função do underlap de porta, para dispositivos com concentração de dopantes nas extensões de 5.10^{20} cm⁻³. Pode-se notar que o aumento do underlap gera um aumento na relação I_{ON}/I_{OFF} e novamente por volta de 15 nm, os valores de I_{ON}/I_{OFF} chegam ao seu valor máximo. Para maiores comprimentos de underlap seus valores têm uma leve degradação. Nesse caso é possível observar que para dispositivos com canal longo também tem melhora nos primeiros 10 nm. E os dispositivos com canal curto chega a ter uma melhora de até 2 décadas com o aumento do comprimento de underlap. Por esses resultados pode-se observar que praticamente todos os dispositivos com diferentes comprimentos de canal

se beneficiam com um underlap de até 15 nm. E leva os transistores MOS sem junção a valores próximos de 10^6 .

Figura 54 – Inclinação de sublimiar em função do comprimento de underlap de porta para dispositivos com L_G de 100, 50 e 30 nm para altura da aleta de 10 e 30 nm e largura da aleta de 13 nm.

Fonte: Autor

Figura 55 –Relação I_{ON}/I_{OFF} em função do comprimento de underlap de porta para dispositivos com L_G de 100, 50 e 30 nm para altura da aleta de 10 e 30 nm e largura da aleta de 13 nm.

Fonte: Autor

4 EFEITOS DA ELEVAÇÃO DA TEMPERATURA SOBRE AS PROPRIEDADES ELÉTRICAS DOS TRANSISTORES MOS SEM JUNÇÕES

Nesta seção será feito o estudo da mobilidade em função da temperatura para transistores de canal longo que permitem extração pelo método do Split-CV. Foram medidos transistores com W_{FIN} de 13 nm, 18 nm, 38 nm, 58 nm e 10 μm , com 50 fins cada, sendo os transistores de maior interesse possuem aleta de silício mais estreitas. As medidas foram feitas com $V_{\text{DS}} = 50\text{mV}$. Para evitar danos aos dispositivos, as medidas foram feitas com tensão de porta de no máximo 1 V e com temperatura de no máximo 500 K. A Figura 56 mostra a corrente de dreno em função da tensão de porta aplicada para os dispositivos transistores MOS sem junção em função da temperatura de 300 K a 500 K. Pela figura há uma redução da corrente de dreno com o aumento da temperatura e há uma redução na tensão de limiar desses dispositivos. O aumento da temperatura gera uma degradação máxima de até 40% na corrente de dreno para $V_{\text{GS}} = 1\text{ V}$. Pode-se observar também que nessas curvas existe o ponto invariante com a temperatura (ZTC ou *zero temperature coeficiente*), que é o valor de tensão de porta para o qual não existe variação da corrente de dreno com a temperatura. Pela figura pode-se observar que o valor de tensão do V_{ZTC} se mantém constante com a variação de W_{FIN} com V_{ZTC} é de aproximadamente 0.6 V.

O estudo dessa ampla faixa de variação da largura da aleta de silício nos permite avaliar as vantagens e desvantagens da estrutura dos nanofios em relação as a estruturas quase planares que possuem características diferentes, para comparação. Esses dispositivos começam a se comportar como transistores quase planares à medida que se aumenta a largura da aleta de silício, pois, a influência da superfície de topo começa a se tornar muito maior que as laterais dos dispositivos.

Na Figura 57 é apresentada a corrente de dreno em função da tensão de porta aplicada para dispositivos com largura de aleta de 13 nm e 58 nm em escala monologarítmica, onde é possível comparar as correntes na mesma escala. Com o aumento da temperatura a corrente desse transistor diminui consideravelmente, assim como há uma redução da tensão de limiar e um aumento da inclinação de sublimiar. É importante notar que a corrente de fuga também pode ser vista com características melhores para dispositivos com aletas pequenas em temperatura ambiente, já em altas temperaturas independentes da aleta de silício a corrente de fuga é a similar. Essa maior corrente de fuga é devido ao mecanismo de trap assisted tunneling, que causa um aumento nessa corrente (TREVISOLI *et al*, 2013)

Figura 56 - Corrente de dreno em função da tensão de porta aplicada aos transistores MOS sem junções com $W_{\text{FIN}} = 13 \text{ nm}$ a $10 \mu\text{m}$.

Fonte: Autor

Figura 57- Corrente de dreno em função da sobretensão de condução aplicada aos transistores sem junção com $W_{\text{FIN}} = 13$ e 58 nm.

Fonte: Autor

A Figura 58 apresenta a corrente de dreno desses dispositivos normalizada pela largura efetiva deles em função da sobretensão de condução para temperatura de 300 K e 500 K. Por essa curva em 300 K pode-se observar que transistores com largura da aleta de silício menores possuem uma maior corrente de dreno para uma mesma sobretensão de condução que dispositivos com largura da aleta de silício maiores. Com uma largura da aleta de silício menor o impacto da degradação pelo alto campo elétrico também é maior devido a influência das paredes laterais serem maiores. Pode se notar também que essa degradação acontece após a tensão de faixa plana nesses transistores.

Para os dispositivos em função da temperatura em 500 K, os dispositivos nanofios acabam tendo correntes de dreno normalizada similares com os dispositivos com largura de aleta maiores. Em alguns casos quando a degradação pelo alto campo elétrico acontece nesses transistores, a corrente normalizada chega a ser menor que em dispositivos com W_{FIN} grandes. Isso provavelmente se deve a influência do espalhamento por fônons que são maiores em 500 K e levam todas as curvas a um mesmo patamar.

Figura 58- Corrente de dreno normalizada pela largura efetiva em função da sobretensão de condução aos transistores sem junção com $W_{\text{FIN}} = 13 \text{ nm}$, 18 nm , 38 nm , 58 nm e $10 \mu\text{m}$.

Fonte: Autor

A Figura 59 apresenta a transcondutância em função da tensão de porta aplicada para temperaturas de 300 K a 500 K. Pode-se ver que à medida que a temperatura aumenta a transcondutância diminui e portanto, a mobilidade desses dispositivos também sofre redução. Esse efeito ocorre para todos os dispositivos independente das diversas larguras da aleta de silício.

A Figura 60 apresenta os valores de transcondutância máxima normalizada pela largura da aleta em função da temperatura para W_{FIN} de 13 nm a 58 nm. Alisando mais profundamente as características da transcondutância máxima, é possível observar que o aumento da temperatura afeta mais esse parâmetro os dispositivos com largura da aleta de silício menores. Sendo que em transistores com largura da aleta de silício de 13 nm a transcondutância máxima normalizada cai de $162 \mu\text{S}/\mu\text{m}$ em 300 K para $81 \mu\text{S}/\mu\text{m}$ em 500 K. Já para dispositivos com aleta de silício de 58 nm, a transcondutância máxima normalizada varia de $99 \mu\text{S}/\mu\text{m}$ para $58 \mu\text{S}/\mu\text{m}$.

Figura 59- Transcondutância em função da tensão de porta aplicada aos transistores sem junção em função da temperatura com $W_{\text{FIN}} = 13 \text{ nm}$, 18 nm , 38 nm e 58 nm .

Fonte: Autor.

Figura 60- Transcondutância máxima normalizada pela largura da aleta de silício em função da tensão de porta aplicada aos transistores sem junção em função da temperatura com $W_{\text{FIN}} = 13 \text{ nm}$, 18 nm , 38 nm e 58 nm .

Fonte: Autor.

A Figura 61 mostra as curvas da capacitância entre a porta e canal medidas para transistores MOS sem junção com largura da aleta de silício de 13 nm a $10 \mu\text{m}$ em função da tensão de porta para temperaturas entre 300 K e 500 K.

Figura 61- Capacitância de porta ao canal em função da tensão de porta aplicada aos transistores MOS sem junção com $W_{FIN} = 13 \text{ nm}$, 18 nm , 38 nm , 58 nm e $10 \mu\text{m}$.

Fonte: Autor

Pelas curvas pode-se observar que a capacitância máxima tem valor similar para todas as curvas, sendo essa diretamente ligada a espessura do óxido de porta e a área dos dispositivos. Como esses transistores possuem 50 fins em paralelo uma pequena variação no óxido de porta,

ou na corrosão da aleta de silício pode levar a grandes diferenças nas curvas. Outra característica importante é o fato de o ponto ZTC não aparecer nessas curvas, sendo que isso acontece porque esse ponto é a compensação da tensão de limiar com a mobilidade. As curvas também apresentam a diferença entre a variação da tensão de limiar e da variação da tensão de faixa plana com a temperatura, que deixa as curvas de capacitância com inclinações distintas entre as temperaturas. Com as curvas em 300 K com uma inclinação mais íngreme na condução pelo corpo, comparado a temperatura de 500 K.

A Figura 62 apresenta a tensão de limiar e a inclinação de sublimiar em função da temperatura com a largura da aleta de porta de 13 nm a 58 nm. Pela curva pode-se observar que as tensões de limiars têm uma queda de até 20% nos seus valores com o aumento da temperatura de 300 K a 500 K. Já pelo acoplamento gerado pela aleta de silício o efeito é muito maior, diminuindo bastante a tensão de limiar. A taxa de variação da tensão de limiar com a temperatura dos transistores de aletas de silício estreitas é de 0.36mV/dec/K, onde em dispositivos com larguras de aleta de sílico maiores a taxa diminui para 0.3mV/dec/K.

Figura 62- Resultados experimentais da tensão de limiar e da inclinação de sublimiar em função da temperatura.

Fonte: Autor

Tendências similares foram obtidos em (DAS *et al*, 2013) e (LEE *et al*,2010), porém com taxas menores. Pode-se notar também que a inclinação de sublimiar não apresenta grandes variações com a variação do W_{FIN} e se mantém logo acima do limite teórico para cada temperatura. A taxa de variação da inclinação de sublimiar com a temperatura é de aproximadamente 0.2mV/dec/K similar aos obtidos em (OPROGLIDIS *et al*, 2018).

A Figura 63 apresenta a tensão de limiar calculada pela equação (42) para um dispositivo de largura de aleta de silício de 13 nm, onde é possível analisar que a variação da tensão de limiar com a temperatura é distinta da variação da tensão de faixa plana com a temperatura. Nesse caso, é possível ver que há uma componente da dopagem do canal que afeta a variação da tensão de limiar com a temperatura. Isso acontece devido ao fato de que em temperatura ambiente os portadores ainda não estão totalmente ionizados, fato que só ocorre em altas temperaturas onde a variação da tensão de limiar com a temperatura e a variação da tensão de faixa plana com a temperatura ficam com valores mais próximos.

Figura 63- Taxa de variação da tensão de limiar em função da temperatura calculada pela equação (42) em função da temperatura.

Fonte: Autor

A Figura 64 mostra a mobilidade dos transistores sem junção em função da tensão de porta para temperatura de 300 K a 500 K, extraída pelo método do Split-CV. Pelas curvas pode-se observar a influência da largura da aleta de silício e da temperatura dos dispositivos, onde a mobilidade dos dispositivos diminui com o aumento de temperatura. É possível ver nessas curvas que a mobilidade entre os transistores nanofios sem junção são bem similares, sendo que a mobilidade máxima desses transistores fica próximo da tensão máxima aplicada de 1V. O início da faixa de condução também varia com a temperatura que se deve a variação da tensão de limiar.

Figura 64- Mobilidade dos elétrons em função da tensão de porta aplicada aos transistores MOS sem junção com $W_{\text{FIN}} = 13 \text{ nm}$, 18 nm , 38 nm , 58 nm e $10 \mu\text{m}$.

Fonte: Autor

Uma alternativa para a apresentação dessas curvas é a mobilidade dos elétrons em função da densidade de carga desses transistores, que é apresentada na Figura 65 para as temperaturas de 300 K a 500 K para os transistores estudados. Na figura é possível verificar algumas características notáveis desses transistores, primeiro, com o aumento da aleta de silício é possível observar que existe um ponto em que a mobilidade se separa pela diferença de

temperatura, de forma que antes desse ponto a mobilidade independente da temperatura é praticamente a mesma. No caso dos transistores com W_{FIN} de 10 μm , 58 nm e 38 nm esse valor ocorre para densidade de carga de 10^{12} cm^{-2} . Para densidade de carga superiores, a mobilidade com temperatura alta se degrada e a mobilidade com temperatura menor é menos degradada, gerando comportamentos distintos. Nos dispositivos com largura de canal menores, os nanofios, essa característica não é observada, desde o momento do início da condução a influência da temperatura separa as curvas em duas distintas tendências.

Figura 65- Mobilidade dos elétrons em função da densidade de carga aplicada aos transistores MOS sem junção com $W_{\text{FIN}} = 13 \text{ nm}$, 18 nm, 38 nm, 58 nm e 10 μm .

Fonte: Autor

Agora analisando as curvas perto da mobilidade máxima por volta de $5 \cdot 10^{12} \text{ cm}^{-2}$ é possível ver que as mobilidades ficam muito similares em 300 K, e mais distintas em 500 K. Na Figura 66 é apresentado a mobilidade nesse ponto de densidade de carga em função da temperatura de 300 K a 500 K com passo de 50 K.

Nessa curva pode-se notar que a mobilidade tem diferentes inclinações, dependendo da largura da aleta de silício. Nota-se que para dispositivos nanofios a mobilidade com o aumento da temperatura se degrada muito mais para largura de aletas de silício menores, o que gera uma grande variação da mobilidade com a temperatura. A mobilidade perto de 300 K chega a ser muito próxima umas das outras e em 325 K a mobilidade é praticamente similar entre os dispositivos. Porém, ao aumentar até 500 K a mobilidade dos dispositivos mais estreitos sofrem uma redução da mobilidade, comparada aos dispositivos quase planares que sofrem muito

menos. Em 500 K a mobilidade para um transistor quase planar chega por volta de $87 \text{ cm}^2/\text{V.s}$, já com os dispositivos mais estreitos a mobilidade fica inferior a $60 \text{ cm}^2/\text{V.s}$. Usando os coeficientes de degradação da mobilidade com a temperatura é possível estimar os dispositivos que sofrem maior degradação pelo efeito Coulomb que tem um expoente com dependência com a temperatura de $+1,5$, ou com o espalhamento por fônons, que tem uma dependência de $-1,5$. Em transistores muito dopados esses dois coeficientes se equilibram (LEE *et al*, 2010).

Figura 66 - Mobilidade dos elétrons para a densidade de carga de $5.10^{12} \text{ cm}^{-2}$ aplicada aos transistores sem junções com $W_{\text{FIN}} = 13 \text{ nm}$, 18 nm , 38 nm , 58 nm e $10 \mu\text{m}$.

Fonte: Autor

Pelos valores extraídos da figura pode-se avaliar que o dispositivo mais estreito com coeficiente de -1.37 , possuem um espalhamento por fônons muito mais intenso, já que tende mais $-1,5$. Com o aumento da largura da aleta, os transistores tendem mais para apresentarem degradação pelo efeito Coulomb, já que o coeficiente aumenta para -0.51 e se aproxima do efeito de $+1,5$. Isso também explica a razão dos transistores com largura de aleta maior tem menor variação da mobilidade já que sofrem mais com o efeito coulomb equilibrando ao menos em parte a degradação da mobilidade. Coeficientes similares aos transistores modo inversão são observado em (PRAYER *et al*, 2016) para transistores com largura de aleta de silício pequenas, porém, os transistores sem junções com aletas de silício largas possuem coeficientes menores, devido ao maior espalhamento Coulomb, o que os torna menos sensíveis a variação com a temperatura.

Os espalhamentos da mobilidade pode ser analisado pela dependência da mobilidade com o campo elétrico via seus expoentes, onde cada tipo de espalhamento tem uma

dependência, sendo para a rugosidade de superfície um expoente de -2 e para o espalhamento por fônons tendo um coeficiente de -0,3. Porém pela tensão máxima aplicada na porta, o dispositivo chega apenas à mobilidade máxima sem significativa degradação pela rugosidade de superfície, e para completar o estudo, a utilização do simulador TCAD tridimensional é necessário para analisar os efeitos da curva com tensões de porta superiores a 1 V.

4.1 SIMULAÇÃO DOS TRANSISTORES SEM JUNÇÃO EM ALTA TEMPERATURA

Com as medidas experimentais feitas anteriormente, foi possível o ajuste das curvas em função da temperatura. Para o ajuste da curva foram usadas as mesmas estruturas de simulação utilizadas anteriormente, incluindo os modelos e parâmetros da mobilidade (RIBEIRO; CERDEIRA; PAVANELLO, 2018) e para o ajuste da mobilidade foi alterado o parâmetro theta que ajusta o efeito da temperatura no espalhamento por fônons no volume do silício da forma $\mu = (300 \text{ K/T})^{-\theta}$. Esse parâmetro afeta o espalhamento por fônons 3D, pelo corpo, nesse dispositivo, mantendo a dependência padrão da temperatura no espalhamento 2D ou superficial dos fônons nessas estruturas (SYNOPSYS, 2018). O APÊNDICE C mostra os parâmetros da mobilidade utilizados para ajustar a simulação em função da temperatura.

Ajustada a simulação para obter resultados semelhantes com os experimentais podemos analisar como a temperatura afeta esse transistor em condições que não pode ser vista nos experimentos em temperatura, como em maiores faixas de tensão aplicada ou no estudo da física desses dispositivos. Vale ressaltar que nesse caso já existe o ajuste que foi feito em temperatura ambiente para tensões de porta maiores, e agora foi ajustado para altas temperaturas com tensão de porta máxima de 1 V, sendo possível ter uma visão dos resultados que não foram obtidos experimentalmente. A Figura 67 apresenta uma comparação da corrente de dreno em escala monologarítmica e em escala linear dos dispositivos simulados e dos dispositivos experimentais.

Figura 67 - Corrente de dreno em função da tensão de porta aplicada aos transistores sem junção com $W_{\text{FIN}} = 13, 18$ e 38 nm comparando dados experimentais e simulados.

Nota: Linhas – Curvas simuladas

Símbolos – Curvas Experimentais

Fonte: Autor

Pode-se observar que os dados simulados estão de acordo com os dados experimentais, e representam bem a corrente de dreno tanto em temperatura ambiente, 300 K e em altas temperaturas com 500 K obtendo erros inferiores a 4% em dispositivos com largura de aleta de silício estreitas até 18 nm em escala linear. Dessa forma pode-se ver que os parâmetros extraídos respondem bem as características físicas desses transistores principalmente para os nanofios transistores MOS sem junções. A Figura 68 apresenta a mobilidade extraída dessas curvas simuladas que mostra a mobilidade efetiva desses transistores e com isso pode se ver a degradação que eles sofrem com o aumento de tensão de porta. Sendo que nesse ponto eles estão na região de acumulação, sofrendo dessa forma pelo espalhamento por fônons e pela rugosidade de superfície.

Figura 68- Mobilidade efetiva em função da sobretensão de porta aplicada dos transistores sem junção com $W_{\text{FIN}} = 13 \text{ nm}$.

Fonte: Autor

Por essas curvas foram extraídos alguns parâmetros que podem vir a ajudar na interpretação desses dados e nas conclusões desse trabalho. Esses parâmetros são mostrados na Figura 69, onde pode-se observar que a mobilidade cai com o aumento da temperatura para os diversos valores de largura da aleta de silício, tanto para a mobilidade máxima quanto para a mobilidade após 0,5V. A variação em 300 K da mobilidade máxima para a mobilidade após 0,5V é diferente da variação quando isso ocorre em 500 K. Pela figura que mostra a degradação da mobilidade em função da temperatura, pode-se observar que a degradação da mobilidade chega a ser muito mais alta em temperatura ambiente do que em alta temperatura. O que sugere que o espalhamento por fônons deve degradar muito mais a mobilidade máxima dos transistores em 500 K e por isso nos leva a uma menor degradação ao longo da faixa de tensão aplicada. E por esse motivo em 300 K a mobilidade máxima não é tão degradada e por isso a degradação geral nessa faixa de tensão é maior.

Figura 69 - Mobilidade máxima e mobilidade 0,5V após a mobilidade máxima para diversos valores de largura da aleta de silício. E a degradação da mobilidade para diversos valores de largura da aleta de silício em função da temperatura.

Fonte: Autor

Pelos resultados obtidos anteriormente podemos ver que o impacto da degradação por fônons é muito grande nesses transistores já que a degradação em 500 K é muito similar com todos os transistores estudados na faixa de 13 nm a 218 nm. A fim de analisar o impacto desses espalhamentos nesses transistores foi utilizado o método da mobilidade pelo campo elétrico em que a partir da extração do coeficiente de degradação da mobilidade pelo campo elétrico podemos ver qual tipo de espalhamento está influenciando mais o funcionamento desses transistores. A Figura 70 apresenta a mobilidade efetiva em função do campo elétrico dos transistores sem junções. E pela literatura sabe-se que o coeficiente de -0,3 caracteriza espalhamento por fônons puro e -2 caracteriza espalhamento por rugosidade de superfície puro. Por essa curva pode-se observar que para valores em 300 K o coeficiente é maior comparado a 500 K, logo tendo maior influência da rugosidade de superfície. Com o aumento da temperatura, o espalhamento por fônons tende a dominar, por isso tende-se mais para -0,3, diminuindo o impacto da rugosidade de superfície comparado ao espalhamento por fônons, especialmente para dispositivos com larguras de aleta de silício mais largas. Indicando que com o aumento da temperatura o efeito da rugosidade de superfície é minimizado, mas a degradação pela temperatura se torna mais importante. Vale ressaltar que em dispositivos nanofios sem junção o efeito da rugosidade de superfície é mais ativo pelas paredes laterais (YOUNG *et al*, 2012).

Figura 70- Mobilidade efetiva em função do campo elétrico dos transistores sem junção com o coeficiente de degradação da mobilidade pelo campo elétrico.

Fonte: Autor

5 CONCLUSÕES

Esse trabalho apresentou as características elétricas dos transistores MOS sem junções com diferentes estruturas de porta, observando a melhor configuração para dispositivos com canal longo e canal curto. Analisando a influência da altura da aleta de silício sobre as características elétricas dos dispositivos, foram vistos que o dispositivo com características de nanofio (altura similar a largura), possuem melhores características elétricas, comparados aos dispositivos FinFETs tendendo a porta dupla (Altura maior que a largura) para comprimentos de canal mais curtos. E os melhores parâmetros elétricos são encontrados para dispositivos estreitos e pequenos com largura e altura da aleta de silício menores que 10 nm. O oposto pode ser visto com o aumento do comprimento de canal, gerando melhores características elétricas para os dispositivos FinFETs com os melhores parâmetros encontrados para dispositivos com altura maior que 30 nm e largura estreita de aproximadamente 15 nm. A influência da concentração de dopantes na extensão de fonte e dreno gera resultados com maiores correntes de estado ligado, porém, degrada outros parâmetros como corrente de estado desligado e inclinação de sublimiar.

Foi verificado nesses transistores que a mobilidade máxima ocorre na condução pela acumulação após a tensão de faixa plana devido a um campo elétrico remanescente após o canal se tornar totalmente neutro. Foi observado em dispositivos experimentais uma maior mobilidade para nanofios transistores MOS sem junções devido a redução do espalhamento por impurezas ionizadas. Com o aumento da temperatura de 300 K até 500 K, os resultados de mobilidade apresentam pelos expoentes da temperatura, um maior espalhamento por fônons para transistores com aleta de silício estreitas, pois possuem o expoente da temperatura próximo do valor de -1,5 que está relacionado apenas ao espalhamento por fônons. Com o aumento da largura da aleta de silício há um aumento desse coeficiente tendendo ao valor de +1,5, o que significa que há um maior espalhamento pelo efeito Coulomb. Devido aos diferentes mecanismos de condução do transistor e principalmente a concentração de dopantes no canal, que é o meio ao qual se aumenta o espalhamento por efeito Coulomb, leva a uma redução da variação da mobilidade com a temperatura. Para transistores MOS sem junções em altas temperaturas, uma largura da aleta de silício mais larga gera uma menor dependência da mobilidade com a temperatura. As simulações tridimensionais analisando a mobilidade em função do campo elétrico apresenta que, para os dispositivos com largura de aleta mais estreitas

tende-se a um maior espalhamento pela rugosidade de superfície do que o espalhamento por fônons, comparado aos transistores quase planares.

6 TRABALHOS FUTUROS

Dentre as continuações possíveis para esse trabalho se destacam:

- Realizar uma análise na mobilidade em função da largura e da altura da aleta de silício, de forma similar ao que foi feito no estudo dos parâmetros elétricos como inclinação de sublimiar, DIBL e I_{ON}/I_{OFF} . O estudo da mobilidade gerados por curvas de contorno facilitaria a verificação de qual configuração, FinFET ou nanofio, possui o ponto ótimo de maior mobilidade.
- Inclusão da análise da altura e da largura da aleta dos “nanosheets” com altura da aleta de silício menores que 8nm, incluindo o efeito quântico nas simulações.
- Uma ampliação do estudo simulado da mobilidade dos transistores MOS sem junções em função da temperatura, analisando a influência da largura da aleta de silício em função de baixas temperaturas, observando seus efeitos no transporte de carga.

7 PUBLICAÇÃO DE ARTIGOS EM PERIÓDICOS

- M. A. Pavanello, M. de Souza, T. A. Ribeiro, J. A. Martino e D. Flandre, Improved operation of graded-channel SOI nMOSFETs down to liquid helium temperature, *Semiconductor Science and Technology*, Volume 31, Number 11, October, 2016.
- M. A. Pavanello, A. Cerdeira, R. T. Doria, T. A. Ribeiro, F. A-. Herrera e M. Estrada “Compact modeling of triple gate junctionless MOSFETs for accurate circuit design in a wide temperature range” *Solid State electronics*. Março, 2019.
- T. A. Ribeiro, A. Cerdeira, M. Estrada S. Barraud e M. A. Pavanello, “Trade-offs between Fin Height and Fin Width on the Electrical Parameters of Junctionless Nanowire Transistors” 2020, (Submetido ao *Microelectronics Journal*).

8 PUBLICAÇÃO DE ARTIGOS EM CONFERÊNCIAS INTERNACIONAIS

- T. A. Ribeiro, E. Simoen C. Claeys, J. A. Martino e M. A. Pavanello, Analysis of Carrier Mobility in Triple Gate SOI nFinFET Combining Rotated Substrate and Strain. 31st Symposium on Microelectronics Technology and Devices (SBMicro), September 2016.
- T. A. Ribeiro, A. Cerdeira e M. A. Pavanello. Analysis of Bulk and Accumulation Mobilities in n- and p-type Triple Gate Junctionless Nanowire Transistors 32st Symposium on Microelectronics Technology and Devices (SBMicro), September, 2017
- T. A. Ribeiro, A. Cerdeira e M. A. Pavanello., Simulation Analysis of the Fin Height Influence on the Electrical Parameters of Junctionless Nanowire Transistors. 233º ECS (Electrochemical Society) Meeting, Maio, 2018.
- T. A. Ribeiro e M. A. Pavanello. “Analysis of the Scattering Mechanisms in the Accumulation Layer of Junctionless Nanowire Transistors at High Temperature” 34th Symposium on Microelectronics Technology and Devices (SBMicro), Setembro, 2019
- F. E Bergamaschi, T.A.Ribeiro, B.C.Paz, M. de Souza, S. Barraud, M. Cassé, M. Vinet, O. Faynot e M. A. Pavanello, Carrier Mobility Variation Induced by Substrate Bias in Ω -gate SOI Nanowire MOSFETs. S3S Setembro 2019.
- T. A. Ribeiro e M. A. Pavanello. Analysis of the Electrical Parameters in SOI n-type Junctionless Nanowire Transistors at High Temperatures. Latin American Electron Device Conference (LAEDC), Fevereiro 2020.
- T. A. Ribeiro¹, S. Barraud², F. E. Bergamaschi¹ and M. A. Pavanello¹, Influence of Fin Width Variation on the Electrical Characteristics of n-Type Junctionless Nanowire Transistors at High Temperatures, EUROSUI ULIS, Agosto, 2020.

9 PUBLICAÇÃO DE ARTIGOS EM CONFERÊNCIAS NACIONAIS

- T. A. Ribeiro e M.A. Pavanello, Simulation Analysis of Low-Field Mobility of Triple-Gate SOI n-FinFETs with Different Top and Sidewalls Parameters, Workshop on Semiconductors and Micro & Nano- Technology, April 2016.
- T. A. Ribeiro e M.A. Pavanello, Análise da Mobilidade dos Elétrons em SOI nFinFET Combinando Rotação do Substrato e Tensão Mecânica, Simpósio de Pesquisa do Grande ABC, outubro, 2016.
- T. A. Ribeiro, A. Cerdeira e M.A. Pavanello, Simulation Analysis of Fin Width Influence in Junctionless MOSFET Effective Mobility: from Quasi-Planar to Nanowires, Workshop on Semiconductors and Micro & Nano- Technology, Abril, 2017.
- T. A. Ribeiro e M.A. Pavanello, Simulation Analysis Junctionless Transistors with variable fin height, Workshop on Semiconductors and Micro & Nano- Technology (SEMINATEC), Abril, 2018.
- T. A. Ribeiro e M.A. Pavanello, “Simulation Study of the Effective Mobility Degradation of Triple Gate Junctionless Nanowire Transistors at High Temperatures”, Workshop on Semiconductors and Micro & Nano - Technology (SEMINATEC), Abril, 2019.

10 PARTICIPAÇÃO EM EVENTOS

- 31st Symposium on Microelectronics Technology and Devices (SBMicro), Setembro, 2016
- Workshop on Semiconductors and Micro & Nano- Technology, Abril, 2016.
- Simpósio de Pesquisa do Grande ABC, outubro, 2016.
- Workshop on Semiconductors and Micro & Nano- Technology, Abril, 2017.
- 32st Symposium on Microelectronics Technology and Devices (SBMicro), Setembro, 2017
- Workshop on Semiconductors and Micro & Nano- Technology, Abril, 2018.
- 233° ECS meeting. Seattle, Washington, EUA. Maio, 2018.
- Workshop on Semiconductors and Micro & Nano- Technology, Abril, 2019.
- 34st Symposium on Microelectronics Technology and Devices (SBMicro), Setembro, 2019.
- Latin American Electron Device Conference (LAEDC), Costa Rica, Fevereiro, 2020.
- EUROSOI ULIS Cain, França, adiado de Março para Agosto de 2020.

11 REFERÊNCIAS

AMIN, S. I., SARIN, R. K. Junctionless transistor a review. Third International Conference on Computational Intelligence and Information Technology. CIIT 2013. Disponível em: < <https://ieeexplore.ieee.org/document/6950909> >. Acessado em: 12 mar. 2017.

BARRAUD, S. *et al*, Scaling of Trigate Junctionless Nanowire MOSFET With Gate Length Down to 13 nm. **IEEE Electron Device Letters**, v. 33, no. 9, September 2012. Disponível em: < <https://ieeexplore.ieee.org/document/6243170> >. Acessado em: 09 mai. 2017.

BUITRAGO, E. *et al*. Junctionless silicon nanowire transistors for the tunable operation of a highly sensitive, low power sensor, **Sensors and Actuators B: Chemical**, Vol 182, pp. 1-10, 2013. Disponível em: < <https://www.sciencedirect.com/science/article/abs/pii/S0925400513003092> >. Acessado em: 08 ago. 2018.

CERDEIRA, A. *et al*, Role of the extensions in Double-Gate Junctionless MOSFETs in the drain current at high gate voltage. *SBMicro*, p. 1-4, (2015). Disponível em: < <https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7298108> >. Acessado em: 07 ago. 2018.

COLINGE, J. P. Conduction Mechanisms in Thin-Film Accumulation-Mode SOI p-Channel MOSFET's, **IEEE Transactions on Electron Devices**. Vol. 37, n. 3 pp.718-723, 1990. Disponível em: < <https://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=47777> >. Acessado em: 26 mai. 2017.

COLINGE, J.P. *et al*, Silicon-on-insulator gate-all-around device. Technical Digest of IEDM, 595, 1990. Disponível em: < <https://ieeexplore.ieee.org/abstract/document/237128> >. Acessado em: 27 mai. 2017.

COLINGE J. P. *Silicon-on-Insulator Technology Materials to VLSI*. Springer, 1997.

COLINGE, J. P., Multiple-gate SOI MOSFETs, **Solid-State Electronics**, vol. 48, pp 897-905, 2004. Disponível em: <

<https://www.sciencedirect.com/science/article/pii/S0038110103004441> >. Acessado em: 19 abr. 2017.

COLINGE J. P. FinFETs and other Multi-Gate Transistors. Springer, 2008.

COLINGE, J.P., *et al*, SOI Gated Resistor: CMOS without Junctions”. IEEE International SOI Conference. 2009. Disponível em: < <https://ieeexplore.ieee.org/document/5318737>>. Acessado em: 02 abr. 2017.

COLINGE, J. P. *et al*, Reduced electric field in junctionless transistors, **Applied Physics Letters**, Vol. 96. 073510, 2010. Disponível em: < <https://aip.scitation.org/doi/abs/10.1063/1.3299014> >. Acessado em: 19 mai. 2017.

COLINGE, J. P., A Simulation Comparison between Junctionless and Inversion- Mode MuGFETs. **ECS Transactions**. vol. 35, n. 5, pp. 63- 72, 2011. Disponível em: < <https://iopscience.iop.org/article/10.1149/1.3570778> >. Acessado em: 14 mar. 2017.

CHOI, S.-J. *et al*. Sensitivity of Threshold Voltage to Nanowire Width Variation in Junctionless Transistors. **IEEE Electron Device Letters**. Vol. 32. n.2. pp.125-127. 2011. Disponível em: < <https://ieeexplore.ieee.org/document/5671456> >. Acessado em: 14 mar. 2017.

CUNHA, A. I. A. *et al*, Direct determination of threshold condition in DG-MOSFETs from the gm/ID curve, **Solid-State Electronics**, vol. 56, pp 89-94, 2011. Disponível em: < <https://www.sciencedirect.com/science/article/pii/S003811011000359X> >. Acessado em: 13. mar. 2017.

DAS, S. *et al*, Performance of 22 nm Tri-Gate Junctionless Nanowire Transistors at Elevated Temperatures, **ECS Solid State Letters**, Vol. 2, n. 8, pp. Q62-Q65, 2013. Disponível em: < <https://iopscience.iop.org/article/10.1149/2.004308ssl> >. Acessado em: 19 nov. 2019.

DORIA, R.T. *et al*. Junctionless Multiple-Gate Transistors for Analog Applications, **IEEE Transactions on Electron Devices**, Vol.58, n. 8, 2011. Disponível em: < <https://ieeexplore.ieee.org/document/5934399> >. Acessado em: 25 abr. 2017.

DORIA, R.T. *et al.* Effective mobility analysis of n- and p- type SOI junctionless nanowire transistor. 29^o Symposium on Microelectronics Technology and Devices (SBMicro). Vol. 1. pp. 1-4. 2014. Disponível em: < <https://ieeexplore.ieee.org/document/6940108> >. Acessado em: 18 mar. 2017.

COURTLAND, R. Intel Now Packs 100 Million Transistors in Each Square Millimeter, IEEE SPECTRUM, 2017.

Disponível em: <<https://spectrum.ieee.org/nanoclast/semiconductors/processors/intel-now-packs-100-million-transistors-in-each-square-millimeter>>. Acessado em: 24 jan. 2020.

FOSSUM, J. G., TRIVEDI V. P. Fundamentals of Ultra-thin-body MOSFETs and FinFETs. Cambridge University Press. 2013.

HISAMOTO, D., KAGA, T., KAWAMOTO, Y. A fully depleted lean-channel transistor (DELTA) - a novel vertical ultra thin SOI MOSFET. **IEEE Electron Device Letters**. pp.36-38. 1990. Disponível em: < <https://ieeexplore.ieee.org/document/74182> > Acessado em: 16 abr. 2017.

HUANG, X. *et al.* Sub 50-nm FinFET: PMOS. Technical Digest of International Electron Devices Meetings. 1999. Disponível em: < <https://ieeexplore.ieee.org/document/823848> > Acessado em: 26 mai. 2017.

HAN, R. e WANG, D. Analytical model for silicon nanowire junctionless FET including temperature effects, NanoElectronics International Proceedings, 2013. Disponível em: < <https://ieeexplore.ieee.org/document/7589345> > Acessado em: 12 nov. 2019.

HAYASHIDA, T. *et al.* Fin-Height Effect on Poly-Si/PVD-TiN Stacked-Gate FinFET Performance, **IEEE Transactions on Electron Devices**., Vol. 59, n.03, pp647-653, 2012. Disponível em: < <https://ieeexplore.ieee.org/document/6148269> > Acessado em: 16 ago. 2018.

HIRAMOTO, T., Nano-scale silicon MOSFET: towards non-traditional and quantum devices. IEEE International SOI Conference Proceedings, 8, 2001. Disponível em: < <https://ieeexplore.ieee.org/document/957959/> > Acessado em: 19jan. 2020.

International Roadmap for Devices and Systems 2018 Edition Executive Summary, Disponível em <<https://irds.ieee.org/>> Acessado em: 25 abr. 2020.

JEON, D.-Y. *et al.* Effects of channel width variation on electrical characteristics of tri-gate Junctionless transistors. **Solid State Electronics**, Vol.81. pp. 58-62. 2013A. Disponível em: <<https://www.sciencedirect.com/science/article/abs/pii/S0038110113000087> >. Acessado em: 15 Abr 2017.

JEON, D.-Y. *et al.*, Revised parameter extraction methodology for electrical characterization of junctionless transistors, **Solid State Electronics**, vol. 90, pp-86-93, 2013B. Disponível em: <<https://www.sciencedirect.com/science/article/abs/pii/S0038110113001081> >. Acessado em: 04 jun. 2018.

JEON, D.-Y. *et al.*, Low-temperature electrical characterization of junctionless transistors **Solid-State Electronics**, 2013C Disponível em: <<https://www.sciencedirect.com/science/article/abs/pii/S0038110112003425> >. Acessado em: 09 out. 2019.

JEON, D.-Y. *etal*, Low-temperature operation of junctionless nanowire transistors Less surface roughness scattering effects and dominant scattering mechanisms, **Applied Physics Letters** ,Vol. 105,263505, 2014 Disponível em: < <https://aip.scitation.org/doi/10.1063/1.4905366> >. Acessado em: 10 out. 2019.

JEON, D.-Y. *etal*, Impact of series resistance on the operation of junctionless transistors, **Solid-State Electronics**, vol. 129, pp.103-107, 2017. Disponível em: <<https://www.sciencedirect.com/science/article/abs/pii/S0038110116303239> >. Acessado em: 12 abr 2020.

JIAO, Z. and SALAMA, A.T., A Fully Depleted Delta Channel SOI NMOSFET. Electrochem. Society Proceedings 2001 -3, 403, 2001.

JURCZAK, M. *et al*, Silicon-on-Nothing (SON)-an innovative process for advanced CMOS. **IEEE Transactions on Electron Devices**, 47-11, 2179 (2000). Disponível em: <<https://ieeexplore.ieee.org/document/877181> >. Acessado em: 27 jan. 2020.

KLAASSEN, D. B. M. A unified mobility model for device simulation—I. Model equations and concentration dependence. **Solid-State Electronics**, vol. 35, n. 7, pp. 953–959, 1992. Disponível em: < <https://www.sciencedirect.com/science/article/abs/pii/0038110192903257> >. Acessado em: 19 mar. 2017.

KONONCHUK, O., NGUYEN, B.-Y. Silicon on Insulator (SOI) Technology Manufacture and Applications. Woodhead Publishing. 2014.

LEE, C.-W. *et al*, A junctionless multigate field-effect transistor, **Applied Physics Letters** , Vol. 94. n.5. 2009. Disponível em: < <https://aip.scitation.org/doi/abs/10.1063/1.3079411?journalCode=apl> >. Acessado em: 19 mar. 2020.

LEE, C.-H. *et al*. High-Temperature Performance of Silicon Junctionless MOSFETs. **IEEE Transactions on Electron Devices**. Vol.57, n.3, pp.620-625, 2010. Disponível em: < <https://ieeexplore.ieee.org/document/5398948> >. Acessado em: 06 set. 2019.

LEE, J. W. *et al*. Mobility analysis of surface roughness scattering in FinFET devices, **Solid-State Electronics**, vol. 62, pp. 195-201, 2011. Disponível em: < <https://www.sciencedirect.com/science/article/abs/pii/S0038110111001547> >. Acessado em: 25 jun 2017.

LEUNG, G. *et al*, Variability Impact of Random Dopant Fluctuation on Nanoscale Junctionless FinFETs, **IEEE Electron Device Letters**, Vol. 33, n. 6 pp.767-769, 2012. Disponível em: < <https://ieeexplore.ieee.org/document/6194263> >. Acessado em: 15 abr. 2020.

LI X- *et al*, Low-temperature electron mobility in heavily n-doped junctionless nanowire transistor, **Applied Physics Letters**, Vol.102, 223507, 2013. Disponível em: < <https://aip.scitation.org/doi/10.1063/1.4809828> >. Acessado em: 25 mar. 2020.

LIU, Y. *et al*, Ideal rectangular cross-section Si-Fin channel double-gate MOSFETs fabricated using orientation-dependent wet etching. **IEEE Electron Device Letters** 24-7, 484 2003. Disponível em: < <https://ieeexplore.ieee.org/document/1217305/> >. Acessado em: 19 abr. 2018.

LILIENFELD, J. E. Method and Apparatus for Controlling Electric Current. US patent 1745175. 1925.

LOMBARDI, C. *et al.*, A Physically Based Mobility Model for Numerical Simulation of Nonplanar Devices, **IEEE Transactions on Computer-Aided Design**, vol. 7, no. 11, pp. 1164–1171, 1988. Disponível em: < <https://ieeexplore.ieee.org/document/9186> >. Acessado em: 18 abr. 2017.

LUNDSTROM, M. Fundamentals of Carrier Transport. Cambridge University Press, 2000.

MATHEW, L. *et al*, Multi gated device architectures advances, advantages and challenges. International Conference on Integrated Circuit Design and Technology, 97, 2004. Disponível em: < <https://ieeexplore.ieee.org/abstract/document/1309916> >. Acessado em: 17 mar. 2020.

MIGITA, S. *et al*, Electrical performances of junctionless-FETs at the scaling limit ($L_{CH} = 3$ nm), International Electron Devices Meeting, 2012. Disponível em: < <https://ieeexplore.ieee.org/abstract/document/6479006> >. Acessado em: 19 mai. 2020.

MIYANO, S., HIROSE M., MASUOKA F. Numerical analysis of a cylindrical thinpillar transistor (CYNTHIA). **IEEE Transactions on Electron Devices** 39-8, 1876, 1992. Disponível em: < <https://ieeexplore.ieee.org/document/144678> >. Acessado em: 19 abr. 2017.

MUJTABA, S. A., Advanced Mobility Models for Design and Simulation of Deep Submicrometer MOSFETs. Tese de Ph.D., Stanford University, Stanford, CA, USA, dezembro 1995. Disponível em: <http://www-tcad.stanford.edu/tcad/pubs/theses/aonthesis.pdf> > Acessado em: 11 abr. 2017.

MUDANAI, S. *et al.*, Models for Electron and Hole Mobilities in MOS Accumulation Layers **IEEE Transaction on Electron Devices**. Vol. 46, pp. 1749- 1759, 1999. Disponível em: < <https://ieeexplore.ieee.org/abstract/document/777166> >. Acessado em: 12 abr. 2017.

MARINIELLO, G. *et al*, Analysis of gate capacitance of n-type junctionless using three dimensional device simulation. 8º International Caribbean Conference on Devices, Circuits,

and Systems (ICCDSCS). 2012. Disponível em: <<https://ieeexplore.ieee.org/document/6188946>>. Acessado em: 19 mai. 2017.

MA, L- *et al*, Temperature dependence of electronic behaviors in n-type multiple-channel junctionless transistors. **Journal of Applied Physics**, Vol. 114, 124507, 2013. Disponível em: <<https://aip.scitation.org/doi/10.1063/1.4822318>>. Acessado em: 15 mar 2020.

NAZAROV A. N., COLINGE J.-P., BALESTRA F., RASKIN J. P., GAMIZ F., LYSENKO V.S., *Semiconductor-On-Insulator Materials for Nanoelectronics Applications*, Springer-Verlag Berlin Heidelberg, 2011.

NITAYAMA A., Multi-pillar surrounding gate transistor (M-SGT) for compact and high-speed circuits. **IEEE Transactions on Electron Devices** 38-3, 579 (1991). Disponível em: <<https://ieeexplore.ieee.org/document/75169>>. Acessado em: 18 abr. 2017.

OHATA, A., CASSÉ, M., e CRISTOLOVEANU S, Front- and back-channel mobility in ultrathin SOI-MOSFETs by front-gate split CV method, **Solid State Electronics**. Vol.51, pp.245-251, 2007. Disponível em: <<https://www.sciencedirect.com/science/article/abs/pii/S0038110107000111>>. Acessado em: 10 mar. 2017.

OPROGLIDIS T. A., *et al*, Effect of Temperature on the Performance of Triple-Gate Junctionless Transistors. **IEEE Transactions on Electron Device**, Vol. 65, n. 8, 2018. <https://ieeexplore.ieee.org/document/8370782>>. Acessado em: 02 set. 2019.

PARK C.-H. *et al*, Electrical characteristics of 20-nm junctionless Si nanowire transistors. **Solid-State Electronics**, 73, p. 7–10, 2012. Disponível em: <<https://www.sciencedirect.com/science/article/abs/pii/S003811011100428X>>. Acessado em: 17 mai. 2017.

PARK, J.T., COLINGE, J.P., DIAZ, C. H. Pi-gate SOI MOSFET. **IEEE Electron Device Letters** 22, 405, 2001. Disponível em: <<https://ieeexplore.ieee.org/document/936358>>. Acessado em: 16 abr 2017.

PAVANELLO, M. A. *et al*, Compact modeling of triple gate junctionless MOSFETs for accurate circuit design in a wide temperature range, **Solid State Electronics**, Vol. 159, pp. 116-122, 2019. Disponível em: <<https://www.sciencedirect.com/science/article/abs/pii/S0038110119301455>>. Acessado em: 19 out 2019.

PAZ, B. C. e PAVANELLO, M, A., Analysis of short channel effects in triple gate junctionless nanowire transistors with different doping concentrations, SBMicro, 2013. Disponível em: <<https://sbmicro.org.br/sforum-eventos/sforum2013/116.pdf>>. Acessado em: 16 abr 2017.

PAZ B. C. et al., Drain current model for short-channel triple gate junctionless nanowire transistors, **Microelectronics Reliability**, Vol. 63, pp.1-10, 2016. Disponível em <<https://www.sciencedirect.com/science/article/abs/pii/S0026271416301032>>. Acessado em: 22 jan 2018.

PRAYER J. P., *et al*, Transport in TriGate Nanowire FET: Cross-section effect at the nanometer scale, IEEE S3S, pp. 1-2, 2016. Disponível em: <<https://ieeexplore.ieee.org/document/7804374>>. Acessado em: 08 jan 2018.

RADAMSON, H. H. *et al*, Miniaturization of CMOS, Micromachines, pp. 1-52, 2019. Disponível em: <<https://www.mdpi.com/2072-666X/10/5/293>>. Acessado em: 03 mai 2020.

RASKIN, J.P. *et al*, Mobility Improvement in Nanowire Junctionless Transistors by Uniaxial Strain, IEEE International SOI Conference (SOI), 2010. Disponível em: <<https://ieeexplore.ieee.org/document/5641390>>. Acessado em: 16 abr 2020.

RIBEIRO, T. A., CERDEIRA, A. E PAVANELLO, M. A. Simulation Analysis of the Fin Height Influence on the Electrical Parameters of Junctionless Nanowire Transistors, **ECS Transactions**. 2018. Disponível em: <<https://iopscience.iop.org/article/10.1149/08508.0085ecst>>. Acessado em: 28 jun 2018.

RUDENKO, T. *et al*, Carrier Mobility in Undoped Triple-Gate FinFET Structures and Limitations of Its Description in Terms of Top and Sidewall Channel Mobilities, **IEEE**

Transactions on Electron Devices, Vol. 55, n. 12, 2008. Disponível em: < <https://ieeexplore.ieee.org/document/4674582> > Acessado em: 16 maio 2017.

RUDENKO, T. *et al*, Method for Extracting Doping Concentration and Flat-Band Voltage in junctionless Multigate MOSFETs Using 2-D electrostatic Effects". **IEEE Electron Device Letters**. vol. 34, n.8, August 2013. Disponível em: < <https://ieeexplore.ieee.org/document/6553607> >. Acessado em: 10 abr 2017.

RUDENKO, T. *et al*, Electrical Characterization and Parameter Extraction of Junctionless Nanowire Transistors. **Journal of Nano Research**. Vol. 39, pp.17-33. 2016. Disponível em: < <https://www.scientific.net/JNanoR.39.17> >. Acessado em: 28 jun. 2017.

RUDENK, T. *et al*, On the mobility behavior in highly doped junctionless nanowire SOI MOSFETs, **Advanced Materials Research** Vol. 854 (2014) pp 35-43. 2014. Disponível em: < <https://www.scientific.net/AMR.854.35> > Acessado em: 28 jul. 2020.

SEO, J. H. *et al*. Design Optimization of Silicon-based Junctionless Fin-type Field-Effect Transistors for Low Standby Power Technology, **Journal of Electrical Engineering Technonlogy**, Vol. 8, n. 6, pp1497-1502, 2013. Disponível em: < <http://koreascience.or.kr/article/JAKO201333363221944.page> >. Acessado em: 05 abr. 2020.

SUN, S. C. and PLUMMER, J. D. Electron Mobility in Inversion and Accumulation Layers on Thermally Oxidized Silicon Surfaces. **IEEE Transaction on Electron Devices**. Vol. 27, pp. 1497- 1508, 1980. Disponível em: < <https://ieeexplore.ieee.org/document/1480856> >. Acessado em: 02 set. 2017.

SEKIGAWA T., HAYASHI Y. Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate. **Solid-State Electronics**. Vol. 27. p. 827-828. 1984. Disponível em: < <https://www.sciencedirect.com/science/article/abs/pii/0038110184900364?via%3Dihub> >. Acessado em: 20 abr 2017.

SHAN, Y., ASHOK, S., AND FONASH, S. J., Unipolar accumulation-type transistor configuration implemented using Si nanowires. **Applied Physics Letters**. Vol.91. n.9. 2007.

Disponível em: < <https://aip.scitation.org/doi/abs/10.1063/1.2778752?journalCode=apl> >.

Acessado em: 26 abr 2019.

SHERON, M. J., SU, L. T., CHUNG, J. E. e ANTONIADIS, D. A., SOI MOSFET Effective Channel Mobility. **IEEE Electron on Device Letters**, Vol. 41, pp 276 n.2, 1994.

<https://ieeexplore.ieee.org/document/277365> >. Acessado em: 02 Abr 2017.

SKOTNICKI, T. e BOEUF, F. How can high mobility channel materials boost or degrade performance in advanced CMOS, Symposium on VLSI Technology (VLSIT). 2010. Disponível

em: < <https://ieeexplore.ieee.org/document/5556208> >. Acessado em: 25 fev. 2020.

SONNENBERG, V., MARTINO, J. A. SOI Technology characterization using SOI-MOS capacitor. **Solid-State Electronics**. Vol. 49. pp. 109-116. 2005. Disponível em: <

<https://ieeexplore.ieee.org/document/5757984> >. Acessado em: 15 abr. 2017.

SODINI, C. G., EKSEDT, T. W., MOLL, J. L. Charge accumulation and mobility in thin dielectric MOS transistors. **Solid-State Electronics**. 1982. Vol. 25. pp. 833–841. Disponível

em: < <https://www.sciencedirect.com/science/article/abs/pii/0038110182901708> >. Acessado em: 17 ago. 2018.

SYNOPSYS. Manual do Sentaurus, Synopsys, 2018.

SZE, S. M., e KWOK K. NG, Physics of Semiconductor Devices. Third Edition, John Wiley & Sons, 2007.

THACKRAY, A., BROCK D., JONES R., Moore's Law, The life of Gordon Moore, Silicon Valley quiet Revolutionary, 2015.

TAKAGI, S., TORIUMI A., IWASE M. AND TANGO H., On the Universality of Inversion Layer Mobility in Si MOSFET's: Part I-Effects of Substrate Impurity Concentration, **IEEE Transaction on Electron Devices**, Vol. 41, pp. 2357- 2362, 1994. Disponível em: <

<https://ieeexplore.ieee.org/document/337449> >. Acessado em: 18 mar 2020.

TREVISOLI, R. D. *et al*, Analysis of the leakage current in junctionless nanowire transistors, **Applied Physics Letters** 103, 202103, 2013. Disponível em: < <https://aip.scitation.org/doi/abs/10.1063/1.4829465?journalCode=apl> >. Acessado em: 22 out. 2019.

TREVISOLI, R. D. *et al*, Threshold Voltage in Junctionless Nanowire Transistors, **Semiconductor Science and Technology**, Vol. 26, 105009, 2011. Disponível em: < <https://iopscience.iop.org/article/10.1088/0268-1242/26/10/105009/meta> >. Acessado em: 14 out. 2017.

TREVISOLI, R. D. *et al*, Substrate Bias Influence on the Operation of Junctionless Nanowire Transistors, **IEEE Transactions on Electron Devices**, Vol. 61, No. 5, 2014. Disponível em: < <https://ieeexplore.ieee.org/document/6774929> >. Acessado em: 14 out. 2017.

TREVISOLI R. D. *et al*, Junctionless nanowire transistors operation at temperatures down to 4.2K, **Semiconductor Science and Technology**, Vol.31, 114001, 2016. Disponível em: < <https://iopscience.iop.org/article/10.1088/0268-1242/31/11/114001> >. Acessado em: 13 mar. 2020.

TREVISOLI, R. D. *et al*, A New Method for Series Resistance Extraction of Nanometer MOSFETs, **IEEE Transactions on Electron Devices**, Vol. 64, n. 7, pp.2797-2803. 2017. Disponível em: < <https://ieeexplore.ieee.org/document/7933983> >. Acessado em: 18 set. 2018.

VANDOOREN A. *et al*, First Demonstration of 3D stacked Finfets at a 45nm fin pitch and 110 nm gate pitch technology on 300 mm wafers, Technical Digest of IEDM, p. 148, 2018. Disponível em: < <https://ieeexplore.ieee.org/document/8614654> >. Acessado em: 02 ago. 2019.

VASILESKA, D., GOODNICK, S. M., KLIMECK, G. Computational Electronics Semiclassical and Quantum Device Modeling and Simulation. Springer Science+Business Media. 2011.

VENDRICK, H. Bits on Chips, Springer, Second Edition. 2019

XIAO, Y., *et al*, A Short Channel Double-Gate Junctionless Transistor Model Including the Dynamic Channel Boundary Effect, **IEEE Transactions on Electron Devices**, vol. 63, n. 12, p. 4661, 2016. Disponível em: < <https://ieeexplore.ieee.org/document/7733082> >. Acessado em: 12 mar. 2017.

YAN R, *et al*. Investigation of high-performance sub-50nm junctionless nanowire transistors. **Microelectronics Reliability** Vol.51, pp. 1166–1171, 2011. Disponível em: < <https://www.sciencedirect.com/science/article/abs/pii/S0026271411000679> >. Acessado em: 25 abr. 2017.

YANG, F.L., *et al*, 25 nm CMOS Omega FETs. Technical Digest of IEDM, 255, 2002. Disponível em: < <https://ieeexplore.ieee.org/document/1175826> >. Acessado em: 25 abr. 2017.

YANG, J.-W. e FOSSUM, J., On the Feasibility of Nanoscale Triple-Gate CMOS Transistors, **IEEE Transactions on Electron Devices**, Vol.52, n.6, pp. 1159-1164, 2005. Disponível em: < <https://ieeexplore.ieee.org/document/1433109> >. Acessado em: 16 set. 2019.

YOUNG, C. D. *et al*, (110) and (100) Sidewall-oriented FinFETs: A performance and reliability investigation. **Solid State Electronics**. Vol.78, pp2-10. 2012. Disponível em: < <https://ieeexplore.ieee.org/document/6135249> >. Acessado em: 08 abr 2017.

**APÊNDICE A - ARQUIVO DE SIMULAÇÃO: ESTRUTURA NO SENTAUROS
STRUCTURE EDITOR**

(sde:clear)

;

; Definições.

```
(define Wfin 0.01)
(define Hfin 0.01)
(define Lg 10)
(define tox 0.0013)
(define Lsp 0.03)
(define Lfd 0.06)
(define HEx tox)
(define Nitri 0.01)
(define tbox 0.15)
(define Wbox 0.3)
(define GI 0.00002)
(define SubDop 1e15)
(define DFCDop 3.8e18)
(define FDDop 5e20)
(define HardMask 1)
(define DopSub "BoronActiveConcentration")
```

```
#if [string compare @Type@ "n"] = 0
  (define DopSD "ArsenicActiveConcentration")
#elif [string compare @Type@ "p"] = 0
  (define DopSD "BoronActiveConcentration")
#endif
```

;

;Canal e Extensao de fonte e dreno do spacer.

```
(define r1 (sdegeo:create-polygon (list
  (position (- (/ Wfin 2)) (+ Lfd Lsp) 0)
  (position (- (/ Wfin 2)) (+ Lfd Lsp) Hfin)
  (position (- (/ Wfin 2)) (+ (+ Lg (* Lsp 1)) Lfd) Hfin)
  (position (- (/ Wfin 2)) (+ (+ Lg (* Lsp 1)) (* Lfd 1)) 0) ) "Silicon" "Canal" ))

(sdegeo:extrude (list (car (find-face-id (position (- (/ Wfin 2)) (+ Lfd Lsp) 0) ))) Wfin)
```

;Canal e Extensao de fonte e dreno do spacer.

```
(define r1 (sdegeo:create-polygon (list
  (position (- (/ Wfin 2)) Lfd 0)
  (position (- (/ Wfin 2)) Lfd Hfin)
  (position (- (/ Wfin 2)) (+ Lfd Lsp) Hfin)
  (position (- (/ Wfin 2)) (+ Lfd Lsp) 0) ) "Silicon" "Ex1" ))
```

```
(sdegeo:extrude (list (car (find-face-id (position (- (/ Wfin 2)) Lfd 0 )))) Wfin)
```

```
;Canal e Extensao de fonte e dreno do spacer.
```

```
(define r1 (sdegeo:create-polygon (list
(position (- (/ Wfin 2)) (+ (+ Lg (* Lsp 1)) Lfd) 0 )
(position (- (/ Wfin 2)) (+ (+ Lg (* Lsp 1)) Lfd) Hfin )
(position (- (/ Wfin 2)) (+ (+ Lg (* Lsp 2)) Lfd) Hfin )
(position (- (/ Wfin 2)) (+ (+ Lg (* Lsp 2)) Lfd) 0 ) ) "Silicon" "Ex2" ))
```

```
(sdegeo:extrude (list (car (find-face-id (position (- (/ Wfin 2)) (+ (+ Lg (* Lsp 1)) Lfd) 0 ))))
Wfin)
```

```
=====
```

```
;Óxido de Porta.
```

```
(define r2 (sdegeo:create-polygon (list
(position (/ Wfin 2) (+ Lsp Lfd) Hfin ) ;1
(position (/ Wfin 2) (+ Lsp Lfd) 0 ) ;2
(position (+ (/ Wfin 2) tox) (+ Lsp Lfd) 0 ) ;3
(position (+ (/ Wfin 2) tox) (+ Lsp Lfd) (+ Hfin (* tox HardMask)) );4
(position (- (+ (/ Wfin 2) tox)) (+ Lsp Lfd) (+ Hfin (* tox HardMask)) ) ;5
(position (- (+ (/ Wfin 2) tox)) (+ Lsp Lfd) 0 );6
(position (- (/ Wfin 2)) (+ Lsp Lfd) 0 );7
(position (- (/ Wfin 2)) (+ Lsp Lfd) Hfin );8
(position (/ Wfin 2) (+ Lsp Lfd) Hfin )) "SiO2" "OxPorta" ));9
```

```
(sdegeo:extrude (list (car (find-face-id (position (/ Wfin 2) (+ Lsp Lfd) Hfin ) ))) Lg)
```

```
=====
```

```
;Spacer de Sio2/Si3N4 no topo e nas laterais da Fonte e do Dreno. Se Spacer=1.
```

```
#if "@Spacer@"=="1"
```

```
(define r5 (sdegeo:create-polygon (list
(position (/ Wfin 2) Lfd Hfin ) ;1
(position (/ Wfin 2) Lfd 0 ) ;2
(position (+ (/ Wfin 2) HEx) Lfd 0 ) ;3
(position (+ (/ Wfin 2) HEx) Lfd (+ Hfin HEx) );4
(position (- (+ (/ Wfin 2) HEx)) Lfd (+ Hfin HEx) ) ;5
(position (- (+ (/ Wfin 2) HEx)) Lfd 0 );6
(position (- (/ Wfin 2)) Lfd 0 );7
(position (- (/ Wfin 2)) Lfd Hfin );8
(position (/ Wfin 2) Lfd Hfin )) "SiO2" "SpacerS" ));9
```

```
(sdegeo:extrude (list (car (find-face-id (position (/ Wfin 2) Lfd Hfin ) ))) Lsp)
```

```
(define r6 (sdegeo:create-polygon (list
```

```

(position (/ Wfin 2) (+ (+ Lfd (* Lsp 2)) Lg) Hfin ) ;1
(position (/ Wfin 2) (+ (+ Lfd (* Lsp 2)) Lg) 0 ) ;2
(position (+ (/ Wfin 2) HEx) (+ (+ Lfd (* Lsp 2)) Lg) 0 ) ;3
(position (+ (/ Wfin 2) HEx) (+ (+ Lfd (* Lsp 2)) Lg) (+ Hfin HEx) );4
(position (- (+ (/ Wfin 2) HEx)) (+ (+ Lfd (* Lsp 2)) Lg) (+ Hfin HEx) ) ;5
(position (- (+ (/ Wfin 2) HEx)) (+ (+ Lfd (* Lsp 2)) Lg) 0 ) ;6
(position (- (/ Wfin 2)) (+ (+ Lfd (* Lsp 2)) Lg) 0 ) ;7
(position (- (/ Wfin 2)) (+ (+ Lfd (* Lsp 2)) Lg) Hfin );8
(position (/ Wfin 2) (+ (+ Lfd (* Lsp 2)) Lg) Hfin )) "SiO2" "SpacerD" );9

(sdegeo:extrude (list (car (find-face-id (position (/ Wfin 2) (+ (+ Lfd (* Lsp 2)) Lg) (+ Hfin
HEx) ) ) ) ) (- Lsp))

(define r5 (sdegeo:create-polygon (list
(position (+ (/ Wfin 2) HEx) Lfd (+ Hfin HEx) ) ;1
(position (+ (/ Wfin 2) HEx) Lfd 0 ) ;2
(position (+ (/ Wfin 2) HEx Nitri) Lfd 0 ) ;3
(position (+ (/ Wfin 2) HEx Nitri) Lfd (+ Hfin HEx Nitri) );4
(position (- (+ (/ Wfin 2) HEx Nitri)) Lfd (+ Hfin HEx Nitri) ) ;5
(position (- (+ (/ Wfin 2) HEx Nitri)) Lfd 0 );6
(position (- (+ (/ Wfin 2) HEx)) Lfd 0 );7
(position (- (+ (/ Wfin 2) HEx)) Lfd (+ Hfin HEx) );8
(position (+ (/ Wfin 2) HEx) Lfd (+ Hfin HEx) )) "Si3N4" "NitriS" );9

(sdegeo:extrude (list (car (find-face-id (position (+ (/ Wfin 2) HEx) Lfd (+ Hfin HEx) ) ) ) )
Lsp)

(define r6 (sdegeo:create-polygon (list
(position (+ (/ Wfin 2) HEx) (+ (+ Lfd (* Lsp 2)) Lg) (+ Hfin HEx) ) ;1
(position (+ (/ Wfin 2) HEx) (+ (+ Lfd (* Lsp 2)) Lg) 0 ) ;2
(position (+ (/ Wfin 2) HEx Nitri) (+ (+ Lfd (* Lsp 2)) Lg) 0 ) ;3
(position (+ (/ Wfin 2) HEx Nitri) (+ (+ Lfd (* Lsp 2)) Lg) (+ Hfin HEx Nitri) );4
(position (- (+ (/ Wfin 2) HEx Nitri)) (+ (+ Lfd (* Lsp 2)) Lg) (+ Hfin HEx Nitri) ) ;5
(position (- (+ (/ Wfin 2) HEx Nitri)) (+ (+ Lfd (* Lsp 2)) Lg) 0 );6
(position (- (+ (/ Wfin 2) HEx)) (+ (+ Lfd (* Lsp 2)) Lg) 0 );7
(position (- (+ (/ Wfin 2) HEx)) (+ (+ Lfd (* Lsp 2)) Lg) (+ Hfin HEx) );8
(position (+ (/ Wfin 2) HEx) (+ (+ Lfd (* Lsp 2)) Lg) (+ Hfin HEx) )) "Si3N4" "NitriD" );9

(sdegeo:extrude (list (car (find-face-id (position (+ (/ Wfin 2) HEx Nitri) (+ (+ Lfd (* Lsp 2))
Lg) (+ Hfin HEx Nitri) ) ) ) ) (- Lsp))

#endif
;=====
#if "@FD_Elev@"=="1"

;Fonte e Dreno elevado

(define r1 (sdegeo:create-polygon (list
(position (- (/ Lfd 2)) 0 0 )
(position (- (/ Lfd 2)) 0 HEx )

```



```
(position (- (/ Lfd 2)) Lfd HEx )
(position (- (/ Lfd 2)) Lfd 0 )
(position (- (/ Lfd 2)) 0 0 )) "Silicon" "FD_elevadoA" ))

(sdegeo:extrude (list (car (find-face-id (position (- (/ Lfd 2)) 0 0 ) ))) Lfd)

(define r1 (sdegeo:create-polygon (list
(position (- (/ Lfd 2)) (+ (+ Lg (* Lsp 2)) Lfd) 0 )
(position (- (/ Lfd 2)) (+ (+ Lg (* Lsp 2)) Lfd) HEx )
(position (- (/ Lfd 2)) (+ (+ Lg (* Lsp 2)) (* Lfd 2)) HEx )
(position (- (/ Lfd 2)) (+ (+ Lg (* Lsp 2)) (* Lfd 2)) 0 )
(position (- (/ Lfd 2)) (+ (+ Lg (* Lsp 2)) Lfd) 0 )) "Silicon" "FD_elevadoB" ))

(sdegeo:extrude (list (car (find-face-id (position (- (/ Lfd 2)) (+ (+ Lg (* Lsp 2)) Lfd) 0 ) )))
Lfd)
```

```
;=====
```

```
;Silicio para contato de Fonte e Dreno elevado
```

```
(sdegeo:create-cuboid (position (- (/ Lfd 4)) (+ (+ (+ (/ Lfd 4)) (* Lsp 2)) Lfd) Lg) HEx )
(position (+ (/ Lfd 4)) (+ (+ (+ (* (+ (/ Lfd 4)) 3) (* Lsp 2)) Lfd) Lg) (+ HEx 0.00001) )
"Silicon" "Contato_Dreno")
```

```
(sdegeo:create-cuboid (position (- (/ Lfd 4)) (+ (/ Lfd 4)) HEx ) (position (+ (/ Lfd 4)) (* (+ (/
Lfd 4)) 3) (+ HEx 0.00001) ) "Silicon" "Contato_Fonte")
```

```
;Silicio para contato de Fonte e Dreno elevado Doping
```

```
(sdedr:define-constant-profile "Const.FD_elevadoA" DopSD FDDop)
(sdedr:define-constant-profile-region "PlaceCD.FD_elevadoA" "Const.FD_elevadoA"
"FD_elevadoA")
(sdedr:define-constant-profile "Const.FD_elevadoB" DopSD FDDop)
(sdedr:define-constant-profile-region "PlaceCD.FD_elevadoB" "Const.FD_elevadoB"
"FD_elevadoB")
```

```
(sdedr:define-constant-profile "Const.Contato_Dreno" DopSD FDDop)
(sdedr:define-constant-profile-region "PlaceCD.Contato_Dreno" "Const.Contato_Dreno"
"Contato_Dreno")
(sdedr:define-constant-profile "Const.Contato_Fonte" DopSD FDDop)
(sdedr:define-constant-profile-region "PlaceCD.Contato_Fonte" "Const.Contato_Fonte"
"Contato_Fonte")
```

```
#endif
```

```
;=====
```

```
;Óxido Enterrado.
```

```

(define r7 (sdegeo:create-cuboid (position (- (/ Wbox 2)) (- 0.1) 0) (position (+ (/ Wbox 2))
(+ (+ (+ Lg (* Lsp 2)) (* Lfd 2)) 0.1) (- tbox)) "SiO2" "box"))

;=====

;Dopagem

(sdedr:define-constant-profile "Const.Canal_lamina" DopSub SubDop)
(sdedr:define-constant-profile-material "PlaceCD.Canal_lamina" "Const.Canal_lamina"
"Silicon")

(sdedr:define-constant-profile "Const.Canal" DopSD DFCDop)
(sdedr:define-constant-profile-region "PlaceCD.Canal" "Const.Canal" "Canal")

(sdedr:define-constant-profile "Const.Ex" DopSD FDDop)
(sdedr:define-constant-profile-region "PlaceCD.Ex1" "Const.Ex" "Ex1")
(sdedr:define-constant-profile-region "PlaceCD.Ex2" "Const.Ex" "Ex2")

;=====

;Contatos

(sdegeo:define-contact-set "substrate" 4.0 (color:rgb 1.0 0.0 0.0) "##")
(sdegeo:set-current-contact-set "substrate")
(sdegeo:define-3d-contact (list (car (find-face-id (position 0 (/ Lg 2) (- (* tbox 1)))))
"substrate")

(sdegeo:define-contact-set "gate" 4.0 (color:rgb 1.0 0.0 0.0) "##")
(sdegeo:set-current-contact-set "gate")

(sdegeo:define-3d-contact (list (car (find-face-id (position (+ (/ Wfin 2) (+ tox (+ 0 0))) (+ (+
(/ Lg 2) Lsp) Lfd) (/ Hfin 2))))) "gate")
(sdegeo:define-3d-contact (list (car (find-face-id (position 0 (+ (+ (/ Lg 2) Lsp) Lfd) (+ Hfin
(* (+ (+ tox 0) 0) HardMask))))) "gate")
(sdegeo:define-3d-contact (list (car (find-face-id (position (- (/ (- Wfin) 2) (+ tox (+ 0 0))) (+
(+ (/ Lg 2) Lsp) Lfd) (/ Hfin 2))))) "gate")

#if "@Spacer@"="1"

(sdegeo:define-3d-contact (list (car (find-face-id (position 0 (+ (+ 0 Lsp) Lfd) (+ Hfin HEx (/
Nitri 2))))) "gate")
(sdegeo:define-3d-contact (list (car (find-face-id (position 0 (+ (+ (/ Lg 1) Lsp) Lfd) (+ Hfin
HEx (/ Nitri 2))))) "gate")

#endif

#if "@FD_Elev@"="1"

(sdegeo:define-contact-set "drain" 4.0 (color:rgb 1.0 0.0 0.0) "##")

```

```

(sdegeo:set-current-contact-set "drain")
(sdegeo:define-3d-contact (list (car (find-face-id (position 0 (+ (+ Lg (* Lsp 2)) Lfd) (/ Lfd
2)) (+ HEx 0.00001) )))) "drain")

(sdegeo:define-contact-set "source" 4.0 (color:rgb 1.0 0.0 0.0) "##")
(sdegeo:set-current-contact-set "source")
(sdegeo:define-3d-contact (list (car (find-face-id (position 0 (/ Lfd 2) (+ HEx 0.00001) ))))
"source")

#elseif "@FD_Elev@"="0"

(sdegeo:define-contact-set "drain" 4.0 (color:rgb 1.0 0.0 0.0) "##")
(sdegeo:set-current-contact-set "drain")
(sdegeo:define-3d-contact (list (car (find-face-id (position 0 (+ (+ Lg (* Lsp 2)) (* Lfd 1)) (/
Hfin 2) )))) "drain")

(sdegeo:define-contact-set "source" 4.0 (color:rgb 1.0 0.0 0.0) "##")
(sdegeo:set-current-contact-set "source")
(sdegeo:define-3d-contact (list (car (find-face-id (position 0 Lfd (/ Hfin 2) )))) "source")

#endif

;=====

;MeshInterface do canal

(sdedr:define-refinement-size "RefinementRegCanal1" (/ Wfin 10) (/ Lg 4) (/ Hfin 10) (/ Wfin
50) (/ Lg 100) (/ Hfin 50))
(sdedr:define-refinement-region "PlacementRegCanal" "RefinementRegCanal1" "Canal")

#(sdedr:define-refinement-size "RefinementRegCanalEx" (/ Wfin 5) (/ Lsp 2) (/ Hfin 5) (/
Wfin 5) (/ Lsp 2) (/ Hfin 5))
#(sdedr:define-refinement-region "PlacementRegCanalEx1" "RefinementRegCanalEx" "Ex1"
)
#(sdedr:define-refinement-region "PlacementRegCanalEx2" "RefinementRegCanalEx" "Ex2"
)

(sdedr:define-refinement-size "RefinementRegOxPortal" (/ Wfin 10) (/ Lg 4) (/ Hfin 10)
0.002 0.0001 0.001)
(sdedr:define-refinement-region "PlacementRegOxPorta" "RefinementRegOxPortal"
"OxPorta")

(sdedr:define-refinement-size "REFINEMENTInterfaceVertical" 0.00001 (/ Lg 4) (/ Hfin 10)
0.000000001 (/ Lg 100) (/ Hfin 50))
(sdedr:define-refinement-size "REFINEMENTInterfaceHorizontal" (/ Wfin 10) (/ Lg 4)
0.00001 (/ Wfin 50) (/ Lg 100) 0.0000001)

(sdedr:define-refeval-window "InterfaceMeshD1" "Cuboid" (position (- (/ Wfin 2)) (+ Lfd
Lsp) 0) (position (+ (- (/ Wfin 2)) GI) (+ (+ Lg (* Lsp 1)) (* Lfd 1)) Hfin))

```

```

(sdedr:define-refeval-window "InterfaceMeshE1" "Cuboid" (position (/ Wfin 2) (+ Lfd Lsp) 0
) (position (- (/ Wfin 2) GI) (+ (+ Lg (* Lsp 1)) (* Lfd 1)) Hfin))
(sdedr:define-refeval-window "InterfaceMeshS1" "Cuboid" (position (- (/ Wfin 2)) (+ Lfd
Lsp) (- Hfin GI) ) (position (/ Wfin 2) (+ (+ Lg (* Lsp 1)) (* Lfd 1)) Hfin))
(sdedr:define-refeval-window "InterfaceMeshI1" "Cuboid" (position (- (/ Wfin 2)) (+ Lfd
Lsp) (+ GI)) (position (/ Wfin 2) (+ (+ Lg (* Lsp 1)) (* Lfd 1)) 0))

(sdedr:define-refinement-placement "PlacementInterfaceMeshE1"
"REFINEMENTInterfaceVertical" "InterfaceMeshE1" )
(sdedr:define-refinement-placement "PlacementInterfaceMeshD1"
"REFINEMENTInterfaceVertical" "InterfaceMeshD1" )
(sdedr:define-refinement-placement "PlacementInterfaceMeshS1"
"REFINEMENTInterfaceHorizontal" "InterfaceMeshS1" )
(sdedr:define-refinement-placement "PlacementInterfaceMeshI1"
"REFINEMENTInterfaceHorizontal" "InterfaceMeshI1" )

(sdedr:define-refinement-size "REFINEMENTInterfaceLFD" (/ Wfin 12) 0.001 (/ Hfin 12) (/
Wfin 50) 0.00001 (/ Hfin 50))

(sdedr:define-refeval-window "InterfaceMeshLF" "Cuboid" (position (- (/ Wfin 2)) (+ Lfd
Lsp (- GI) 0 ) (position (/ Wfin 2) (+ Lfd Lsp GI) Hfin))
(sdedr:define-refeval-window "InterfaceMeshLD" "Cuboid" (position (- (/ Wfin 2)) (+ (+ (+
Lg (* Lsp 1)) (* Lfd 1)) (- GI) 0 ) (position (/ Wfin 2) (+ (+ (+ Lg (* Lsp 1)) (* Lfd 1)) GI)
Hfin))

(sdedr:define-refinement-placement "PlacementInterfaceMeshLF"
"REFINEMENTInterfaceLFD" "InterfaceMeshLF" )
(sdedr:define-refinement-placement "PlacementInterfaceMeshLD"
"REFINEMENTInterfaceLFD" "InterfaceMeshLD" )

;=====
;Criação da Grade

(sde:build-mesh "snmesh" "" "JLS_n@node@_msh")

```

**APÊNDICE B - ARQUIVO DE SIMULAÇÃO: SIMULAÇÃO NO SENTAUROS
DEVICE**

Device FF {

File {

Grid = "JLS_@tdr@"

Parameter = "@parameter@"

}

Electrode {

{ Name="source" Voltage=0.000 }

{ Name="drain" Voltage=0.00 }

{ Name="gate" Voltage=0.00 Workfunction=4.7 }

{ Name="substrate" Voltage=0.000 Workfunction=4.95 } }

Physics {

Mobility (

Enormal(IALMob (PhononCombination=0 AutoOrientation=1))

HighFieldSaturation

)

EffectiveIntrinsicDensity(OldSlotboom)

Recombination(SRH(DopingDep))

}

Physics(RegionInterface="OxPorta/Canal"){

Charge (Uniform Conc=0)}

}

System {

FF FET (source=s drain=d gate=g substrate=b)

Vsource_pset Vd(d 0) {dc=0}

Vsource_pset Vg(g 0) {dc=0}

Vsource_pset Vs(s 0) {dc=0}

Vsource_pset Vb(b 0) {dc=0}

Plot

"Hfin_@Hfin@nm_Wfin_@Wfin@nm_Lg_@Lg@nm_Vds_@Vds@V_NFD_@NFD@_NC
_@NC@_AO_@Sidewalls@_n@node@.txt" (v(g s) v(d s) i(FET s))

}

File {

Plot =

"Hfin_@Hfin@nm_Wfin_@Wfin@nm_Lg_@Lg@nm_Vds_@Vds@V_NFD_@NFD@_NC
_@NC@_AO_@Sidewalls@_n@node@_des.tdr"

Current =

"Hfin_@Hfin@nm_Wfin_@Wfin@nm_Lg_@Lg@nm_Vds_@Vds@V_NFD_@NFD@_NC
_@NC@_AO_@Sidewalls@_n@node@_des.plt"

Output =

"Hfin_@Hfin@nm_Wfin_@Wfin@nm_Lg_@Lg@nm_Vds_@Vds@V_NFD_@NFD@_NC
_@NC@_AO_@Sidewalls@_n@node@_des.log"

```
}
```

```
Plot {
```

```
TotalCurrentDensity
eMobility hMobility Potential
eDensity hDensity
Doping DonorConcentration AcceptorConcentration
InterfaceOrientation
NearestInterfaceOrientation
eEnormal hEnormal
eEparallel hEparallel
ElectricField
TotalCurrentDensity
}
```

```
Math {
```

```
Extrapolate
AutoOrientation=(100,110)
CoordinateSystem { AsIs }
Iterations=15
#Method= Blocked
Method= ILS(set=12)
ACMethod= Blocked
ACSubMethod= ILS(set=22)
ILSrc = "set(12){
    iterative(gmres(1000), tolrel=1e-9, maxit=1000);
    preconditioning(ilut(0.0001,-1),left);
    ordering ( symmetric=nd, nonsymmetric=mpsilst );
    options( compact=yes, linscale=0, refineresidual=25, verbose=1);
};
set(22){
    iterative(gmres(75), tolrel=1e-11, maxit=75);
    preconditioning(ilut(0.0001,-1),left);
    ordering ( symmetric=nd, nonsymmetric=mpsilst );
    options( compact=yes, linscale=0, refineresidual=25, verbose=1);
}; "
```

```
Number_of_Threads = 8
Wallclock
}
```

```
Solve {
```

```
Coupled(Iterations= 100){ Poisson }
Coupled(Iterations= 100){ Poisson Electron }
Coupled(Iterations= 100){ Poisson Electron Hole }
```

```
Quasistationary( Increment = 15 Decrement= 2
```

```
Goal { Parameter=Vd.dc Value=@Vds@} )
```

```
{ Coupled(Iterations= 20) { Poisson Hole Electron } CurrentPlot( Time = (-1))}
```

```

Quasistationary( Increment = 2 Decrement= 2
Goal { Parameter=Vg.dc Value=2 } )
{ Coupled { Poisson Hole Electron } CurrentPlot( Time = (-1))}

```

```

Quasistationary( Increment = 10 Decrement= 2
Goal { Parameter=Vg.dc Value=-1 } )
{ Coupled { Poisson Hole Electron } CurrentPlot(time=(range=(0 1) intervals=150))}}

```


**APÊNDICE C - ARQUIVO DE SIMULAÇÃO: PARÂMETROS NO SENTAUROS
DEVICE**

```

#if @[string match @Sidewalls@ "100"]@
LatticeParameters {
  X = (1,0,0)
  Y = (0,1,0)
}
#elif @[string match @Sidewalls@ "110"]@
LatticeParameters {
  X = (1,-1,0)
  Y = (1,1,0)
}
#endif

Material = "Silicon" {

    IALMob "100":
    {
        mumax          =      220, 220
        mumin           =      115, 44.9
        delta           =      2e13, 2e13
        theta           =      1.675, 1.675
    }

    IALMob "110":
    {
        mumax          =      200, 200
        mumin           =      70, 44.9
        delta           =      2e12, 2e12
        theta           =      1.675, 1.675
    }

    HighFieldDependence:
    {
        alpha= 1.0, 1.0
        beta0= 2.0, 2.0
        betaexp = 0.0, 0.0
    }
}

```