CENTRO UNIVERSITÁRIO FEI
CAMILA RESTANI ALVES

**ANÁLISE DE DESCASAMENTO NAS CARACTERÍSTICAS ELÉTRICAS DE SOI
nMOSFET DE CANAL GRADUAL OPERANDO EM SATURAÇÃO**

São Bernardo do Campo

2017

CAMILA RESTANI ALVES

**ANÁLISE DE DESCASAMENTO NAS CARACTERÍSTICAS ELÉTRICAS DE SOI
nMOSFET DE CANAL GRADUAL OPERANDO EM SATURAÇÃO**

Dissertação de Mestrado apresentada ao Centro Universitário FEI, como parte dos requisitos necessários para obtenção do título de Mestre em Engenharia Elétrica. Orientada pela Prof^a. Dra. Michelly de Souza.

São Bernardo do Campo

2017

Restani Alves, Camila.

Análise de Descasamento nas Características Elétricas de SOI
nMOSFET de Canal Gradual Operando em Saturação / Camila Restani
Alves. São Bernardo do Campo, 2017.

114 f. : il.

Dissertação - Centro Universitário FEI.

Orientadora: Prof.^a Dra. Michelly de Souza.

1. Transistor SOI nMOSFET. 2. Canal Gradual. 3. Saturação. 4.
Descasamento. I. de Souza, Michelly, orient. II. Título.

Aluno: Camila Restani Alves

Matrícula: 115124-0

Título do Trabalho: Análise de descasamento nas características elétricas de SOI nMOSFET de canal gradual operando em saturação.

Área de Concentração: Dispositivos Eletrônicos Integrados

Orientador: Prof.^a Dr.^a Michelly de Souza

Data da realização da defesa: 28/06/2017

ORIGINAL ASSINADA

Avaliação da Banca Examinadora:

São Bernardo do Campo, 28 / 06 / 2017.

MEMBROS DA BANCA EXAMINADORA

Prof.^a Dr.^a Michelly de Souza

Ass.: _____

Prof. Dr. Genaro Mariniello da Silva

Ass.: _____

Prof. Dr. Rudolf Theoderich Bühler

Ass.: _____

A Banca Julgadora acima-assinada atribuiu ao aluno o seguinte resultado:

APROVADO ☒

REPROVADO ☐

VERSÃO FINAL DA DISSERTAÇÃO

APROVO A VERSÃO FINAL DA DISSERTAÇÃO EM QUE
FORAM INCLUÍDAS AS RECOMENDAÇÕES DA BANCA
EXAMINADORA

Aprovação do Coordenador do Programa de Pós-graduação

Prof. Dr. Carlos Eduardo Thomaz

Dedico este trabalho aos meus pais, que
sempre me apoiaram e estiveram lá por mim.

AGRADECIMENTOS

Agradeço a Deus por me ajudar a superar as dificuldades encontradas ao longo do trabalho.

Aos meus pais pelo constante incentivo e apoio em minhas escolhas.

Agradeço à minha orientadora Prof^a. Dra. Michelly de Souza, pela contínua atenção, paciência, apoio e dedicação, os quais me fizeram crescer e evoluir.

Aos professores, Dr. Marcelo Pavanello, Dr. Salvador Gimenez, Dr. Rodrigo Doria, Dr. Renan Doria e Dr. Rudolf Bühler, pelos ensinamentos.

Agradeço ao Centro Universitário FEI por disponibilizar toda a infraestrutura necessária à realização das atividades de pesquisa.

À CAPES, pelo suporte financeiro, permitindo a realização deste trabalho.

E tantas outras pessoas, que de forma involuntária, foram aqui omitidas.

RESUMO

Os transistores da tecnologia Silício-sobre-Isolante (SOI – *Silicon-On-Insulator*) apresentam vantagens em relação à tecnologia CMOS (*Complementary Metal-Oxide-Semiconductor*) convencional (BULK), tais como diminuição do efeito de canal curto, aumento da transcondutância, aumento da mobilidade, entre outras. Entretanto, apresentam reduzida tensão de ruptura de dreno, devido à ativação do transistor bipolar parasitário inerente à estrutura SOI. Com o intuito de diminuir esses efeitos indesejados foi projetada uma estrutura MOSFET chamada de SOI de Canal Gradual (GC SOI – *Graded-Channel*). Resultados reportados na literatura mostram que GC SOI MOSFETs apresentam uma redução importante da condutância de saída, quando comparados aos SOI MOSFETs convencionais de mesma dimensão, além de aumento da transcondutância e tensão de ruptura, qualificando estes transistores para aplicações analógicas de alto desempenho. Durante o processo de fabricação de transistores idênticos, devido às etapas do processo, pode ocorrer o descasamento nas suas características. A semelhança entre esses dispositivos é importante para o bom funcionamento de circuitos integrados elétricos que consideram dispositivos idênticos, tais como em um par diferencial e espelho de corrente. Este trabalho tem como objetivo realizar o estudo do descasamento (“*mismatching*”) das características elétricas de SOI MOSFETs de canal gradual, comparando-os a transistores com canal uniformemente dopado. Serão analisados parâmetros elétricos básicos e analógicos, tais como a tensão de limiar, transcondutância, condutância de saída, tensão Early e ganho de tensão.

Palavras-chave: SOI. MOSFETs. Canal Gradual. Descasamento. Características Analógicas.

ABSTRACT

Silicon-On-Insulator technology (SOI) show advantages when compared to conventional Complementary Metal-Oxide-Semiconductor (CMOS BULK) technology such as reduction of short channel effect, increase of transconductance and mobility, among others. However, it shows reduced drain breakdown voltage, due to the activation of the parasitic bipolar transistor inherent from the SOI structure. With the aim of decreasing these undesirable effects a new MOSFET structure called Graded-Channel SOI (GC SOI) has been proposed. Results reported in the literature show that GC SOI MOSFETs have an important decrease of the output conductance, when compared to conventional SOI MOSFETs of the same dimensions, besides increased transconductance and breakdown voltage, qualifying this transistor for high performance analog applications. During the process fabrication of identical transistors, due to process steps, there might be mismatching between them. The matching between devices is important to ensure good performance of analog integrated circuits that rely on identical devices, such as differential pairs and current mirrors. This work aims to study electrical characteristics mismatching of GC SOI MOSFET, comparing them with uniform channel doped transistors. Basic and analog electrical parameters, such as threshold voltage, transconductance, output conductance, Early voltage and intrinsic voltage gain will be analyzed.

Keywords: SOI. Graded Channel. Mismatching. Analog Characteristics.

LISTA DE ILUSTRAÇÕES

Figura 1 – Perfil transversal de um SOI nMOSFET.	22
Figura 2 – Diagrama de faixas de energia do SOI MOSFET de camada espessa.	23
Figura 3 – Diagrama de faixas de energia do SOI MOSFET de camada fina.	24
Figura 4 – Extração da inclinação de sublimar da curva I_{DS} em função de V_{GS}	29
Figura 5 – Inclinação de sublimar de um transistor SOI nMOSFET totalmente depletado com $t_{Si} = 100$ nm e um parcialmente depletado com $t_{Si} = 200$ nm.	30
Figura 6 – Perfil transversal de MOSFETs convencionais.	31
Figura 7 – Tensão de limiar em função do comprimento de canal de um dispositivo Bulk e um SOI nMOSFET totalmente depletado.	32
Figura 8 – Perfil transversal de SOI MOSFETs totalmente depletados.	32
Figura 9 – Amplificador de tensão com um único transistor MOS.	34
Figura 10 – Representação esquemática da razão g_m/I_{DS} de MOSFETs.	36
Figura 11 – Determinação da tensão Early através da extrapolação das curvas de corrente de dreno na saturação em função da tensão de dreno.	38
Figura 12 – Perfil transversal de um SOI nMOSFET sofrendo modulação do comprimento de canal.	39
Figura 13 – Perfil de um GC SOI MOSFET totalmente depletado.	43
Figura 14 – Curvas da transcondutância em função da tensão aplicada à porta.	44
Figura 15 – Curvas I_{DS} em função de V_{DS} de dispositivos nMOSFETs.	45
Figura 16 – $\sigma_0 V_{thf} / V_{thf,mean}$ em função da razão $1/(W \times L_{eff})^{1/2}$ para GC SOI MOSFETs com diversas razões L_{LD}/L	47
Figura 17 – Desvio relativo da corrente de dreno em função da corrente normalizada operando em saturação ($V_{DS} = 1,5V$).	47
Figura 18 – Foto parcial do chip contendo os SOI MOSFETs utilizados.	48
Figura 19 – $I_{DS,mean}$ em função de V_{GF} para os GC SOI MOSFETs com $V_{DS} = 25$ mV e L_{LD}/L de 0, 0.25, 0.375 e 1.	50
Figura 20 – $I_{DS,mean}$ em função de V_{GF} em escala logarítmica para os GC SOI MOSFETs com $V_{DS} = 25$ mV e L_{LD}/L de 0, 0.25, 0.375 e 1.	50
Figura 21 – $\sigma V_{thf}/V_{thf,mean}$ em função da relação $1/(W \times L_{eff})^{1/2}$ para transistores GC SOI e suas razões L_{LD}/L	52
Figura 22 – Desvio padrão relativo da corrente de dreno em função da sobretensão de condução com tensão de dreno V_{DS} de 25 mV.	53

Figura 23 – Desvio padrão relativo da corrente de dreno em função da sobretensão de condução com tensão de dreno V_{DS} de 1,5 V.....	53
Figura 24 – Transcondutância média em função da tensão de condução V_{DS} de 25 mV.....	55
Figura 25 – Transcondutância média em função da tensão de condução com V_{DS} de 1,5 V...	55
Figura 26 – Desvio padrão relativo da transcondutância em função da tensão de condução com tensão de dreno V_{DS} de 25 mV.	56
Figura 27 – Desvio padrão relativo da transcondutância em função da tensão de condução com tensão de dreno V_{DS} de 1,5 V.	56
Figura 28 – Corrente de dreno média ($I_{DS,mean}$) em função de V_{DS} para transistores SOI de canal uniformemente dopado e gradual polarizados com $V_{GT} = 200$ mV.....	58
Figura 29 – Corrente de dreno média ($I_{DS,mean}$) em função de V_{DS} para transistores SOI de canal uniformemente dopado e gradual polarizados com $V_{GT} = 800$ mV.....	58
Figura 30 – Desvio padrão da corrente de dreno em função da tensão de dreno com sobretensão de condução de 200 e 800 mV.....	59
Figura 31 – Tensão Early em função da tensão de dreno com sobretensão de condução de 200 mV.....	61
Figura 32 – Desvio da Tensão Early em função da tensão de dreno com sobretensão de condução de 200 mV.....	61
Figura 33 – Curva $I_{DS,mean}$ em função de V_{GT} para os GC SOI MOSFETs com L_{HD} variando ± 30 nm, $V_{DS} = 50$ mV e L_{LD}/L de 0.2, 0.3, 0.4, 0.5.	65
Figura 34 – Curva $I_{DS,mean}$ em função de V_{GT} para os GC SOI MOSFETs com L_{HD} variando ± 30 nm, $V_{DS} = 1,5$ V e L_{LD}/L de 0.2, 0.3, 0.4, 0.5.	66
Figura 35 – Curva $I_{DS,mean}$ em função de V_{GT} para os GC SOI MOSFETs com L_{HD} variando ± 30 nm, $V_{DS} = 3$ V e L_{LD}/L de 0.2, 0.3, 0.4, 0.5.	66
Figura 36 – Desvio relativo da corrente de dreno em função da sobretensão de condução de com $V_{DS} = 50$ mV (A), 1,5V (B) e 3V (C), com L_{HD} variando ± 30 nm.	69
Figura 37 – Desvio relativo da transcondutância em função da sobretensão de condução de $V_{DS} = 50$ mV (A), 1,5V (B) e 3V (C), com L_{HD} variando ± 30 nm.	71
Figura 38 – Curva I_{DS} em função de V_{DS} com sobretensão de condução $V_{GT} = 400$ mV com L_{HD} variando ± 30 nm.....	73
Figura 39 – Desvio relativo da corrente de dreno em função de V_{DS} com sobretensão de condução $V_{GT} = 0$ mV (A), 200 mV (B), 400 mV (C), 600 mV (D) e 800 mV (E), com L_{HD} variando ± 30 nm.....	74

Figura 40 – Tensão Early em função da tensão de dreno com sobretensão de condução $V_{GT} = 200$ mV com L_{HD} variando ± 30 nm.	78
Figura 41 – Curva $I_{DS,mean}$ em função de V_{GT} para os GC SOI MOSFETs com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$, $V_{DS} = 50$ mV (A), 1,5 V (B) e 3 V (C) e L_{LD}/L de 0.2, 0.3, 0.4, 0.5.	80
Figura 42 – Desvio relativo da corrente de dreno em função da sobretensão de condução de $V_{DS} = 50$ mV (A), 1,5V (B) e 3V (C), com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$	83
Figura 43 – Desvio relativo da transcondutância em função da sobretensão de condução de $V_{DS} = 50$ mV (A), 1,5V (B) e 3V (C), com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$	85
Figura 44 – Curva I_{DS} em função de V_{DS} com sobretensão de condução $V_{GT} = 600$ mV com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$	87
Figura 45 – Desvio relativo da corrente de dreno em função de V_{DS} com sobretensão de condução $V_{GT} = 0$ mV (A), 200 mV (B), 400 mV (C) e 600 mV (D), com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$	88
Figura 46 – Tensão Early em função da tensão de dreno com sobretensão de condução $V_{GT} = 200$ mV com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$	91

LISTA DE TABELAS

Tabela 1 – Tensão Early extraída através de curvas I_{DS} em função de V_{DS} experimentais.....	46
Tabela 2 – Tensão de ruptura extraída de curvas $I_{DS} \times V_{DS}$ experimentais.....	46
Tabela 3 – Relação $(L_{LD}/L)_{eff}$ dos GC SOI MOSFETs.	49
Tabela 4 – Inclinação de Sublimiar (S) dos SOI MOSFETs uniformemente dopado e GC SOI MOSFETs.	51
Tabela 5 – Valor médio e desvio padrão relativo da tensão de limiar de transistores SOI MOSFETs uniformemente dopado e GC SOI MOSFETs.....	51
Tabela 6 – Valor médio e desvio relativo da transcondutância média para GC SOI MOSFETs, extraído para $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V.....	57
Tabela 7 – Valor médio e desvio relativo da condutância de dreno (g_D) para GC SOI MOSFETs, extraídos para $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V.....	60
Tabela 8 – Tensão Early (V_{EA}) dos transistores GC SOI MOSFETS e SOI uniformemente dopados, com $V_{DS} = 1,5$ V e $V_{GT} = 200$ mV.	62
Tabela 9 – Ganho de tensão (A_V) dos transistores GC SOI MOSFETS e SOI uniformemente dopados, com $V_{DS} = 1,5$ V e $V_{GT} = 200$ mV.....	62
Tabela 10 – Percentual de variação de ± 30 nm em L_{HD}	64
Tabela 11 – Valor médio e desvio relativo da tensão de limiar de GC SOI MOSFETs com L_{HD} variando ± 30 nm, $V_{DS} = 50$ mV e L_{LD}/L de 0.2, 0.3, 0.4, 0.5.	67
Tabela 12 – Valor médio e desvio relativo da inclinação de sublimiar de GC SOI MOSFETs com L_{HD} variando ± 30 nm, $V_{DS} = 50$ mV e L_{LD}/L de 0.2, 0.3, 0.4, 0.5.....	68
Tabela 13 – Valor médio e desvio relativo da transcondutância para GC SOI MOSFETs, extraído para $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V.	73
Tabela 14 – Valor médio e desvio relativo da condutância de dreno para GC SOI MOSFETs, extraídos para $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V.....	77
Tabela 15 – Tensão Early e desvio relativo obtidas a partir das simulações dos GC SOI MOSFETs com $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V com L_{HD} variando ± 30 nm.....	78
Tabela 16 – Ganho de tensão e desvio relativo dos GC SOI MOSFETs com $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V com L_{HD} variando ± 30 nm.	79
Tabela 17 – Valor médio e desvio relativo da tensão de limiar de GC SOI MOSFETs com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$, $V_{DS} = 50$ mV e L_{LD}/L de 0.2, 0.3, 0.4, 0.5.	82

Tabela 18 – Valor médio e desvio relativo da inclinação de sublimiar de GC SOI MOSFETs com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$, $V_{DS} = 50 \text{ mV}$ e L_{LD}/L de 0.2, 0.3, 0.4, 0.5.....	82
Tabela 19 – Valor médio e desvio relativo da transcondutância para GC SOI MOSFETs, extraído para $V_{GT} = 200 \text{ mV}$ e $V_{DS} = 1,5 \text{ V}$ com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$	87
Tabela 20 – Valor médio e desvio relativo da condutância de dreno para GC SOI MOSFETs, extraídos para $V_{GT} = 200 \text{ mV}$ e $V_{DS} = 1,5\text{V}$ com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$	90
Tabela 21 – Tensão Early e desvio relativo dos GC SOI MOSFETs com $V_{GT} = 200 \text{ mV}$ e $V_{DS} = 1,5\text{V}$ com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$	91
Tabela 22 – Ganho de tensão e desvio relativo dos GC SOI MOSFETs com $V_{GT} = 200 \text{ mV}$ e $V_{DS} = 1,5 \text{ V}$ concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$	92

LISTA DE ABREVIATURAS E SIGLAS

CMOS	<i>Complementary Metal-Oxide-Semiconductor</i>
FD	<i>Fully Depleted</i>
GC	<i>Graded-Channel</i>
HD	<i>Highly Doped</i>
LD	<i>Lightly Doped</i>
LDD	<i>Lightly Doped Drain</i>
MOSFET	<i>Metal-Oxide-Semiconductor Field-Effect Transistor</i>
NFD	<i>Near-Fully Depleted</i>
PD	<i>Partially Depleted</i>
SOI	<i>Silicon-On-Insular</i>

LISTA DE SÍMBOLOS

A_V	Ganho de tensão de malha aberta em baixa frequência [dB]
BV_{DS}	Tensão de ruptura de dreno [V]
C_D	Capacitância da região de depleção por unidade de área [F/cm ²]
C_L	Capacitância de carga [F]
C_{ox}	Capacitância do óxido de porta do transistor MOS por unidade de área [F/cm ²]
C_{oxb}	Capacitância do óxido enterrado por unidade de área [F/cm ²]
C_{oxf}	Capacitância do óxido de porta do SOI MOSFET por unidade de área [F/cm ²]
C_{Si}	Capacitância da camada de silício por unidade de área [F/cm ²]
E	Campo elétrico [V/cm]
E_C	Nível de energia inferior da faixa de condução [eV]
E_F	Nível de Fermi do semiconductor [eV]
E_{FM}	Nível de Fermi do metal [eV]
E_i	Nível de Fermi intrínseco [eV]
E_{eff}	Campo elétrico normal médio no canal nas direções vertical e lateral [V/cm]
E_{SF}	Campo elétrico abaixo do óxido de porta do transistor SOI [V/cm]
E_V	Nível de energia superior da faixa de valência [eV]
g_D	Condutância de dreno [S]
g_{Dsat}	Condutância de dreno na região de saturação [S]
g_m	Transcondutância do transistor [S]
g_m/I_{DS}	Relação entre a transcondutância e a corrente de dreno do transistor MOS [V ⁻¹]
I_{bias}	Corrente constante de polarização fornecida pela fonte de corrente [A]
I_{DS}	Corrente entre dreno e fonte [A]
I_{DSsat}	Corrente de saturação entre dreno e fonte [A]
k	Constante de Boltzmann [$1,38066 \times 10^{-23}$ J/K]
L	Comprimento de máscara do canal do transistor [μm]
L_{eff}	Comprimento efetivo do canal do transistor [μm]
L_{HD}	Comprimento da região fortemente dopada no transistor GC SOI [μm]
L_{LD}	Comprimento da região fracamente dopada no transistor GC SOI [μm]
L_{LD}/L	Razão entre os comprimentos das regiões fracamente dopada e o comprimento de canal, no transistor GC SOI
n	Fator de corpo

N_A	Concentração de impurezas aceitadoras em um semiconductor [cm^{-3}]
N_{AH}	Concentração de dopantes da camada de silício do transistor GC SOI na região fortemente dopada do canal [cm^{-3}]
N_{AL}	Concentração de dopantes da camada de silício do transistor GC SOI na região fracamente dopada do canal [cm^{-3}]
$N_{A,eff}$	Concentração efetiva de impurezas aceitadoras em um semiconductor [cm^{-3}]
n_i	Concentração intrínseca de portadores [cm^{-3}]
q	Carga elementar do elétron [$1,6 \times 10^{-19} \text{ C}$]
Q_D	Densidade de carga de inversão na fronteira do canal com a região de dreno do transistor SOI [C/cm^2]
Q_{depl}	Carga de depleção na camada de silício [C/cm^2]
$Q_{depl,ef}$	Carga de depleção efetiva da camada de silício [C/cm^2]
Q_{invf}	Densidade de carga de inversão na primeira interface do transistor [C/cm^2]
Q_{ox}	Densidade de cargas fixas no óxido de porta do transistor MOS [C/cm^2]
Q_{oxb}	Densidade de cargas fixas no óxido enterrado [C/cm^2]
Q_{oxf}	Densidade de cargas fixas no óxido de porta na primeira interface [C/cm^2]
Q_S	Densidade de carga de inversão na fronteira do canal com a região de fonte do transistor SOI [C/cm^2]
Q_{SB}	Carga de acumulação ($Q_{SB}>0$) ou inversão ($Q_{SB}<0$) na segunda interface [C/cm^2]
S	Inclinação de sublimiar [mV/dec]
T	Temperatura absoluta [K]
t_{oxb}	Espessura do óxido enterrado [nm]
t_{oxf}	Espessura do óxido de porta [nm]
t_{Si}	Espessura da camada de silício [nm]
V_D	Tensão aplicada ao dreno do transistor SOI [V]
V_{DE}	Tensão efetiva no canal no fim do dreno [V]
v_{ds}	Componente alternada da tensão de saída do amplificador operacional de transcondutância [V]
V_{DS}	Tensão entre dreno e fonte [V]
V_{EA}	Tensão Early [V]
V_{FB}	Tensão de faixa plana da estrutura MOS [V]
V_{GB}	Tensão aplicada ao substrato do transistor SOI [V]
$V_{GB,acc}$	Tensão aplicada ao substrato para que a segunda interface acumule [V]

V_{gf}	Componente alternada da tensão de entrada do amplificador operacional de transcondutância [V]
V_{GF}	Tensão aplicada à primeira porta do transistor SOI [V]
V_{GT}	Sobretensão de condução [V]
V_{IN}	Tensão de entrada do amplificador operacional de transcondutância [V]
V_{OUT}	Tensão de saída do amplificador operacional de transcondutância [V]
V_S	Tensão aplicada à fonte do transistor SOI [V]
V_{thf}	Tensão de limiar da primeira interface em inversão forte [V]
$V_{thf,acc}$	Tensão de limiar da primeira interface com a segunda interface acumulada [V]
$V_{thf,depl}$	Tensão de limiar da primeira interface com a segunda interface depletada [V]
$V_{thf,inv}$	Tensão de limiar da primeira interface com a segunda interface invertida [V]
$V_{thf,mean}$	Tensão de limiar média [V]
W	Largura do canal do transistor [μm]
x	Eixo na direção da profundidade da camada de silício
x_{dmax}	Profundidade máxima da região de depleção [μm]
α	Parâmetro resultante da associação das capacitâncias do transistor MOS
α_1	Parâmetro de ajuste
α_2	Parâmetro de ajuste
α_3	Parâmetro de ajuste
α_s	Constante de espalhamento [cm/V]
β	Fator de corrente
ϵ_o	Permissividade do vácuo [$8,85 \times 10^{-12}$ F/cm]
ϵ_{ox}	Permissividade do óxido de silício [$3,45 \times 10^{-13}$ F/cm]
ϵ_{Si}	Permissividade do silício [$1,06 \times 10^{-12}$ F/cm]
$\Delta I_{DS} / I_{DS}$	Desvio relativo na corrente de dreno
$\Delta V_{thf} / V_{thf}$	Desvio relativo na tensão de limiar
$\Delta \beta / \beta$	Desvio relativo no fator de corrente
Φ	Potencial [V]
Φ_F	Potencial de Fermi [V]
Φ_{MS}	Diferença da função de trabalho entre metal e silício [V]
Φ_{MSB}	Diferença de função de trabalho entre o substrato e a camada de silício [V]
Φ_{MSF}	Diferença da função de trabalho entre metal de porta e semiconductor [V]

Φ_{oxf}	Queda de potencial no óxido de porta do transistor SOI [V]
Φ_{oxb}	Queda de potencial no óxido enterrado do transistor SOI [V]
Φ_{SB}	Potencial de superfície da segunda interface do transistor SOI [V]
Φ_{SF}	Potencial de superfície da primeira interface do transistor SOI [V]
λ	Parâmetro que considera o efeito de modulação do comprimento de canal devido à tensão aplicada ao dreno [V^{-1}]
μ_n	Mobilidade efetiva dos elétrons na região do canal [$\text{cm}^2/\text{V.s}$]
μ_0	Mobilidade dos portadores independente de campo elétrico
σ_A	Desvio padrão do ganho de tensão [V/V]
σ_{g_D}	Desvio padrão da condutância de dreno [S]
σ_{g_m}	Desvio padrão da transcondutância [S]
σV_{thf}	Desvio padrão da tensão de limiar [V]
$\sigma V_{\text{thf,CED}}$	Desvio padrão da tensão de limiar em relação à concentração efetiva de dopantes [V]
$\sigma_0 V_{\text{thf}}$	Desvio padrão da tensão de limiar normalizado em relação à área de porta [V]

SUMÁRIO

1 INTRODUÇÃO	19
2 REVISÃO BIBLIOGRÁFICA	21
2.1 TECNOLOGIA SOI.....	21
2.2 TIPOS DE SOI MOSFETS	22
2.2.1 PARCIALMENTE DEPLETADO	22
2.2.2 TOTALMENTE DEPLETADO.....	23
2.2.3 CAMADA MÉDIA	24
2.3 VANTAGENS DOS SOI MOSFETS TOTALMENTE DEPLETADOS (FD SOI)	25
2.4 PARÂMETROS ELÉTRICOS.....	26
2.4.1 TENSÃO DE LIMIAR.....	26
2.4.2 INCLINAÇÃO DE SUBLIMIAR	29
2.4.3 EFEITO DE CANAL CURTO	30
2.4.4 MOBILIDADE	33
2.5 CARACTERÍSTICAS ANALÓGICAS.....	33
2.5.1 TRANSCONDUÇÃO E RAZÃO g_m/I_{DS}.....	35
2.5.2 CONDUÇÃO DE DRENO E TENSÃO EARLY.....	37
2.5.3 DESCASAMENTO ENTRE MOSFETS	40
2.6 TRANSISTOR DE CANAL GRADUAL.....	42
3 RESULTADOS EXPERIMENTAIS	48
4 RESULTADOS SIMULADOS.....	63
4.1 VARIAÇÃO DO COMPRIMENTO EFETIVO DE CANAL.....	64
4.2 VARIAÇÃO DA CONCENTRAÇÃO DE DOPANTES	79
5 CONCLUSÕES.....	93
REFERÊNCIAS	95
APÊNDICE A – LAYOUT DOS CHIPS.....	100
APÊNDICE B – ARQUIVOS SENTAURUS.....	103
APÊNDICE C – TRABALHOS PUBLICADOS	113

1 INTRODUÇÃO

Com a constante necessidade de produção de dispositivos cada vez menores usando-se lâminas de melhor qualidade e menor custo, uma nova tecnologia começou a ser estudada. A tecnologia Silício-Sobre-Isolante (SOI) MOSFETs apresenta dispositivos fabricados sobre uma camada fina de silício, separada do restante do substrato por um material isolante. Inicialmente, devido à dificuldade de obtenção de lâminas de camada fina com espessura uniforme, eram produzidos dispositivos de camada espessa que operavam parcialmente depletados. A redução da espessura da camada de silício deu origem aos chamados dispositivos totalmente depletados (COLINGE, 2004). Estes dispositivos apresentam vantagens em relação aos dispositivos SOI anteriores, como redução do efeito de canal curto (YOUNG, 1989), elevação da tensão de ruptura, aumento da transcondutância (COLINGE, 2004), aumento da mobilidade dos portadores (YOSHIMI et al., 1988), entre outros.

Apesar de apresentar vantagens em relação aos MOSFETs implementados em lâminas de silício convencionais (Bulk), os transistores SOI apresentam baixa tensão de ruptura, devido à presença do corpo flutuante, o qual ativa o transistor bipolar parasitário, formado pelas regiões de fonte, canal e dreno (CHOI, 1991).

Com o intuito de reduzir a ocorrência de efeito bipolar parasitário e aumentar a tensão de ruptura em SOI MOSFETs de camada fina, foi desenvolvida uma nova estrutura para o SOI MOSFET, com dopagem assimétrica na região de canal, chamado de transistor de Canal Gradual (GC SOI). A região de canal próximo à fonte é fortemente dopada, o que permite fixar a tensão de limiar do dispositivo, e fracamente dopada na região de canal perto ao dreno com o intuito de diminuir campo elétrico vertical na junção canal-dreno, e, por consequência, o efeito de ionização por impacto. Os resultados obtidos foram bastante promissores, com elevação da tensão de ruptura, diminuição da condutância do dreno, aumento da tensão Early, aumento da corrente de saturação e da transcondutância (COLINGE, 2004).

O descasamento elétrico refere-se às pequenas variações de desempenho elétrico de dispositivos projetados com dimensões idênticas e implementados pelo mesmo processo de fabricação. O casamento das características elétricas de transistores é extremamente importante para circuitos analógicos, uma vez que diversos circuitos integrados são projetados com base em características semelhantes para dispositivos idênticos, tais como amplificadores operacionais de transcondutância (OTA) (PAVANELLO et al., 2000a). Apesar das diversas vantagens reportadas para os GC SOI MOSFETs para aplicações analógicas, pouca informação está disponível a respeito do descasamento de suas características elétricas.

Este trabalho tem como objetivo o estudo do descasamento de SOI MOSFETs de canal gradual operando em saturação, através de resultados de simulações numéricas bidimensionais e medidas experimentais em comparação com dispositivos uniformemente dopados com mesmas dimensões.

2 REVISÃO BIBLIOGRÁFICA

Neste capítulo serão apresentados os tipos de SOI MOSFETs, suas características elétricas básicas e analógicas, dispositivos GC SOI MOSFET e suas vantagens em relação aos transistores SOI convencionais. Será apresentada ainda uma revisão sobre descasamento de características elétricas em transistores MOS.

2.1 TECNOLOGIA SOI

Os transistores MOS convencionais são produzidos em lâminas de silício, com espessura de aproximadamente 500 μm , onde somente a parte superficial desta lâmina, uma fração do primeiro micrometro, é utilizada efetivamente para a fabricação dos dispositivos. No substrato restante há a presença de efeitos parasitários indesejados devido à interação com a parte ativa, como o aumento da capacitância parasitária e efeito do tiristor parasitário (COLINGE, 2004; PAVANELLO, 2000).

A demanda atual de transistores com comprimento de canal efetivo cada vez menor faz com que esses efeitos indesejados se tornem mais pronunciados, como o efeito tiristor parasitário e a elevação das capacitâncias parasitárias (COLINGE, 2004), fazendo com que haja um acréscimo das etapas de produção para tentar minimizar esses efeitos, acarretando um aumento do custo de produção.

Na tecnologia SOI MOSFET há a separação da região ativa da lâmina, onde os dispositivos são fabricados, do substrato remanescente, através da presença de um material isolante chamado de óxido enterrado. Esse material isolante pode variar, sendo o mais comum o dióxido de silício (SiO_2) (COLINGE, 2004). A presença desse óxido enterrado reduz os efeitos parasitários, além de promover uma redução no número de etapas de fabricação devido à ausência das cavidades (COLINGE, 2004).

A Figura 1 apresenta o perfil transversal de um transistor SOI nMOSFET, indicando os eletrodos de porta (V_{GF}), fonte (V_{S}), dreno (V_{D}) e substrato (V_{GB}), as espessuras de óxido de porta (t_{oxf}), camada de silício (t_{Si}) e óxido enterrado (t_{oxb}), bem como as três interfaces Si- SiO_2 existentes na estrutura.

Figura 1 – Perfil transversal de um SOI nMOSFET.

Fonte: Adaptado de Souza, 2008.

2.2 TIPOS DE SOI MOSFETS

O modo de funcionamento do SOI MOSFET está relacionado com a espessura da camada de silício, a concentração de dopantes e a temperatura de operação.

A região de depleção estende-se da região da primeira interface Si-SiO₂ até sua profundidade máxima, dada por (SZE, 1981):

$$x_{dmax} = \sqrt{\frac{4 \cdot \epsilon_{Si} \cdot \Phi_F}{q \cdot N_A}} \quad (1)$$

onde ϵ_{Si} é a permissividade do silício, q a carga elementar do elétron, N_A a concentração de dopantes e Φ_F o potencial de Fermi, dado por $\Phi_F = \frac{k \cdot T}{q} \ln \left(\frac{N_A}{n_i} \right)$ onde k é a constante de Boltzmann, T a temperatura absoluta e n_i a concentração intrínseca de portadores.

2.2.1 PARCIALMENTE DEPLETADO

Caso a espessura da camada de silício seja maior que $2 \cdot x_{dmax}$ ($t_{Si} > 2 \cdot x_{dmax}$) não haverá interação entre as regiões de depleção da primeira e segunda interfaces, fazendo com que os potenciais de superfícies da primeira (Φ_{SF}) e segunda (Φ_{SB}) interfaces sejam independentes. Neste caso o dispositivo é chamado de camada espessa ou parcialmente depletado (PD).

Caso haja contato de corpo e este seja aterrado, seu funcionamento será similar ao MOS convencional. Caso não haja contato de corpo ou este seja deixado eletricamente flutuando, o transistor apresentará efeitos de corpo flutuante (elevação abrupta de corrente - *efeito Kink*, efeito do transistor bipolar parasitário entre fonte e dreno) (COLINGE, 2004; KRISHNAN, 1998).

A Figura 2 apresenta o diagrama de faixas de energia do transistor SOI de camada espessa. Nesta figura E_C é o nível energético mínimo da faixa de condução, E_V o nível energético máximo da camada de valência, E_i o nível intrínseco, E_F o nível de Fermi e E_{FM} o nível de Fermi do eletrodo de porta.

Figura 2 – Diagrama de faixas de energia do SOI MOSFET de camada espessa.

Fonte: Adaptado de Pavanello, 2000.

2.2.2 TOTALMENTE DEPLETADO

Caso a espessura da camada de silício seja menor que x_{dmax} ($t_{Si} < x_{dmax}$) haverá interação entre as regiões de depleção da primeira e segunda interfaces quando houver aplicação de uma tensão de porta maior que a tensão de limiar, fazendo com que os potenciais de superfícies da primeira e segunda interfaces sejam relacionados, gerando um acoplamento elétrico. Neste caso o dispositivo é chamado de camada fina ou totalmente depletado (FD).

Estes dispositivos apresentam as melhores características elétricas entre os dispositivos SOI, que será discutido futuramente, porém apresenta uma dependência da tensão de limiar com a espessura da camada de silício (CHUANG et al., 1998), o que é indesejado na operação de circuitos integrados.

A Figura 3 apresenta o diagrama de faixas de energia do transistor SOI de camada fina.

Figura 3 – Diagrama de faixas de energia do SOI MOSFET de camada fina.

Fonte: Adaptado de Pavanello, 2000.

2.2.3 CAMADA MÉDIA

Caso a espessura da camada de silício esteja entre x_{dmax} e $2x_{dmax}$ ($x_{dmax} < t_{Si} < 2x_{dmax}$) a região de depleção da primeira e segunda interfaces podem ou não entrar em contato dependendo da tensão de substrato (V_{GB}) aplicada. Neste caso o dispositivo é chamado de camada média (NFD).

Estes dispositivos podem apresentar o comportamento elétrico de um SOI totalmente depletado ou parcialmente depletado, dependendo das condições de operação (KINGET, 2005).

2.3 VANTAGENS DOS SOI MOSFETS TOTALMENTE DEPLETADOS (FD SOI)

O SOI MOSFET totalmente depletado (FD SOI) apresenta melhores características em relação ao SOI parcialmente depletado e ao MOS convencional, tais como: diminuição do campo elétrico horizontal (KISTLER, 1994), aumento da mobilidade dos portadores na região de canal (YOSHIMI, 1989), diminuição da variação da tensão de limiar com a temperatura e diminuição do efeito de canal curto (GROESENEN, 1990).

O efeito de corpo (*body factor*) é a resistência oferecida pelo dispositivo para que o eletrodo de porta controle o potencial de superfície da interface óxido de porta-camada de silício. Este efeito afeta diretamente a capacidade de fornecimento de corrente de dreno do transistor e a inclinação de sublimiar. Quanto menor esse efeito de corpo mais próxima do ideal será a resposta do dispositivo, fazendo com que a inclinação de sublimiar se aproxime do valor mínimo teórico de 60 mV/década em temperatura ambiente (COLINGE, 2004).

O efeito de corpo (n) é expresso por $n=1+\alpha$ onde α é o fator de acoplamento capacitivo do transistor, dado por:

$$\alpha = \frac{C_D}{C_{ox}} \text{ , para MOS convencional e transistor SOI parcialmente depletado;}$$

$\alpha = \frac{C_{Si}}{C_{oxf}}$, para transistor SOI totalmente depletado com segunda interface em acumulação;

$\alpha = \frac{C_{Si} \cdot C_{oxb}}{C_{oxf}(C_{Si} + C_{oxb})}$, para transistor SOI totalmente depletado com segunda interface em depleção.

onde C_{oxf} (C_{ox} para transistor MOS convencional) é a capacitância do óxido de porta, C_{oxb} a capacitância do óxido enterrado, C_{Si} a capacitância do silício e C_D a capacitância da região de depleção, todos por unidade de área e expressos por $C_{oxf} = \frac{\epsilon_{ox}}{t_{oxf}}$; $C_{oxb} = \frac{\epsilon_{ox}}{t_{oxb}}$; $C_{Si} = \frac{\epsilon_{Si}}{t_{Si}}$; $C_D = \frac{\epsilon_{Si}}{X_{dmax}}$, onde ϵ_{ox} é a permissividade do óxido.

Observa-se que o efeito de corpo em SOI MOSFETs totalmente depletado é menor que nos MOS convencionais, onde os valores numéricos de n seguem a ordem (FLANDRE, 1994):

$$n_{\text{SOI totalmente depletado}} < n_{\text{MOS convencional}} < n_{\text{SOI com segunda interface em acumulação}}$$

A consequência da diminuição do efeito de corpo pode ser observada pela maior intensidade de corrente de dreno em relação a dispositivos convencionais (COLINGE, 2004; LIM, 1984), como pode ser observado nas equações de primeira ordem da corrente de dreno:

a) triodo:

$$I_{DS} \cong \frac{W \cdot \mu_n \cdot C_{oxf}}{L} \left[(V_{GF} - V_{thf}) \cdot V_{DS} - n \cdot \frac{V_{DS}^2}{2} \right]; \quad (2)$$

b) saturação:

$$I_{DSsat} \cong \frac{W \cdot \mu_n \cdot C_{oxf}}{2 \cdot L \cdot n} (V_{GF} - V_{thf})^2; \quad (3)$$

onde W é a largura do canal, L o comprimento do canal, μ_n a mobilidade efetiva dos elétrons do canal, V_{thf} a tensão de limiar do transistor, V_{DS} a tensão entre dreno e fonte, e V_{GF} a tensão aplicada à porta.

A redução de n também leva à diminuição da inclinação de sublimiar, aproximando-a do valor teórico (BREWS, 1979):

$$S = \frac{k \cdot T}{q} \cdot \ln(10) \cdot n \quad (4)$$

desprezando a influência das armadilhas de interface.

2.4 PARÂMETROS ELÉTRICOS

Nessa seção serão apresentados os principais parâmetros elétricos de um SOI nMOSFET de camada fina.

2.4.1 TENSÃO DE LIMIAR

A tensão de limiar (V_{thf}) é a tensão aplicada à porta que eleva o potencial da superfície da camada de silício para $2 \cdot \Phi_F$. A tensão de limiar de um MOSFET convencional é dada por (VEERARAGHAVAN, 1988):

$$V_{thf} = V_{FB} + 2\Phi_F + \frac{q \cdot N_A \cdot x_{dmax}}{C_{ox}} \quad (5)$$

onde V_{FB} é a tensão de faixa plana dada por $V_{FB} = \Phi_{MS} - \frac{Q_{ox}}{C_{ox}}$, sendo Φ_{MS} a diferença da função trabalho entre o eletrodo de porta e o silício, e Q_{ox} a densidade de carga fixa no óxido de porta por unidade de área.

Em dispositivos SOI parcialmente depletados não há interação entre as regiões de depleção da primeira e da segunda interfaces, e V_{thf} na primeira interface é a mesma de um transistor MOS convencional (LIM, 1983).

Em dispositivos SOI totalmente depletados há interação entre a região de depleção da primeira e segunda interface. A equação da tensão de limiar pode ser obtida pela equação de Poisson $\frac{d^2\Phi}{dx^2} = \frac{q \cdot N_A}{\epsilon_{Si}}$, onde x é o eixo na direção da profundidade da camada de silício. Considerando as interações do potencial da primeira e segunda interfaces, sendo Φ_{SF} o potencial de superfície na primeira interface e Φ_{SB} o potencial de superfície na segunda interface, pode-se determinar o potencial em função da profundidade da camada de silício (LIM, 1983):

$$\Phi(x) = \frac{q \cdot N_A}{2 \cdot \epsilon_{Si}} \cdot x^2 + \left(\frac{\Phi_{SB} - \Phi_{SF}}{t_{Si}} - \frac{q \cdot N_A \cdot t_{Si}}{2 \cdot \epsilon_{Si}} \right) \cdot x + \Phi_{SF} \quad (6)$$

O campo elétrico vertical na camada de silício é dado pela derivada do potencial ao longo da profundidade x , dada por:

$$E(x) = -\frac{d\Phi(x)}{dx} = -\frac{q \cdot N_A}{\epsilon_{Si}} \cdot x - \left(\frac{\Phi_{SB} - \Phi_{SF}}{t_{Si}} - \frac{q \cdot N_A \cdot t_{Si}}{2 \cdot \epsilon_{Si}} \right) \quad (7)$$

Adotando $x=0$ obtém-se o campo elétrico na primeira interface (SZE, 1981):

$$E_{SF} = \left(\frac{\Phi_{SB} - \Phi_{SF}}{t_{Si}} + \frac{q \cdot N_A \cdot t_{Si}}{2 \cdot \epsilon_{Si}} \right) \quad (8)$$

Aplicando o teorema de Gauss na primeira interface, obtém-se a queda de potencial no óxido de porta:

$$\Phi_{oxf} = \frac{\epsilon_{Si} \cdot E_{SF} - Q_{oxf} - Q_{invf}}{C_{oxf}} \quad (9)$$

Onde Q_{oxf} é a densidade de carga fixa no óxido de porta, C_{oxf} a capacitância do óxido de porta e Q_{invf} a densidade de carga de inversão na primeira interface do transistor; todas por unidade de área.

Através do balanço de energia de um SOI MOSFET totalmente depletado tem-se:

a) na primeira interface:

$$V_{\text{GF}} = \Phi_{\text{MSF}} + \Phi_{\text{oxf}} + \Phi_{\text{SF}} \quad (10)$$

b) na segunda interface:

$$V_{\text{GB}} = \Phi_{\text{MSB}} + \Phi_{\text{oxb}} + \Phi_{\text{SB}} \quad (11)$$

Onde Φ_{MSF} é a diferença da função trabalho entre metal de porta e a camada de silício e Φ_{MSB} a diferença entre o substrato e a camada de silício do transistor, Φ_{oxf} a queda de potencial no óxido de porta do transistor, Φ_{oxb} no óxido enterrado no transistor e V_{GB} é a tensão de substrato do transistor.

Substituindo as equações 7, 8 e 9 em 10 e 11 pode-se obter as equações que relacionam as tensões aplicadas na porta e no substrato com os potenciais de superfície da primeira e segunda interface (LIM, 1983).

$$V_{\text{GF}} = \Phi_{\text{MSF}} - \frac{Q_{\text{oxf}}}{C_{\text{oxf}}} + \left(1 + \frac{C_{\text{Si}}}{C_{\text{oxf}}}\right) \cdot \Phi_{\text{SF}} - \frac{C_{\text{Si}}}{C_{\text{oxf}}} \cdot \Phi_{\text{SB}} - \frac{1/2 \cdot Q_{\text{depl}} + Q_{\text{invf}}}{C_{\text{oxf}}} \quad (12)$$

$$V_{\text{GB}} = \Phi_{\text{MSB}} - \frac{Q_{\text{oxb}}}{C_{\text{oxb}}} + \left(1 + \frac{C_{\text{Si}}}{C_{\text{oxb}}}\right) \cdot \Phi_{\text{SB}} - \frac{C_{\text{Si}}}{C_{\text{oxb}}} \cdot \Phi_{\text{SF}} - \frac{1/2 \cdot Q_{\text{depl}} + Q_{\text{SB}}}{C_{\text{oxb}}} \quad (13)$$

onde Q_{oxb} é a densidade de cargas fixas no óxido enterrado, Q_{depl} é a quantidade de carga de depleção na camada de silício e Q_{SB} é a carga de inversão.

A tensão de limiar do dispositivo SOI varia dependendo da condição de operação da segunda interface, podendo ter as seguintes equações (COLINGE, 2004):

a) Segunda interface em acumulação ($V_{\text{thf,acc}}$), onde $\Phi_{\text{SB}}=0$, $\Phi_{\text{SF}}=2\Phi_{\text{F}}$ e $Q_{\text{invf}}=0$.

$$V_{\text{thf,acc}} = \Phi_{\text{MSF}} - \frac{Q_{\text{oxf}}}{C_{\text{oxf}}} + \left(1 + \frac{C_{\text{Si}}}{C_{\text{oxf}}}\right) \cdot 2\Phi_{\text{F}} - \frac{Q_{\text{depl}}}{2C_{\text{oxf}}} \quad (14)$$

b) Segunda interface em inversão ($V_{thf,inv}$), onde $\Phi_{SB}=2\Phi_F$, $\Phi_{SF}=2\Phi_F$ e $Q_{inv}=0$.

$$V_{thf,inv} = \Phi_{MSF} - \frac{Q_{oxf}}{C_{oxf}} + 2\Phi_F - \frac{Q_{depl}}{2C_{oxf}} \quad (15)$$

c) Segunda interface em depleção ($V_{thf,depl}$), onde $0 < \Phi_{SB} < 2\Phi_F$, $\Phi_{SF}=2\Phi_F$ e $Q_{inv}=0$.

$$V_{thf,depl} = V_{thf,acc} - \frac{C_{Si} \cdot C_{oxb}}{C_{oxf}(C_{Si} + C_{oxb})} \cdot (V_{GB} - V_{GB,acc}) \quad (16)$$

onde $V_{GB,acc}$ é a tensão aplicada no substrato para que a segunda interface acumule.

2.4.2 INCLINAÇÃO DE SUBLIMIAR

Inclinação de sublimiar (S) é uma das formas de medir a resposta de um MOSFET, principalmente no que diz respeito à sua velocidade de chaveamento. Ao aplicar uma tensão de porta na região de sublimiar, há uma variação da corrente de dreno. A inclinação de sublimiar é a variação da tensão de porta necessária para aumentar em uma década a corrente de dreno (COLINGE, 2002), como pode ser observado na Figura 4.

Figura 4 – Extração da inclinação de sublimiar da curva I_{DS} em função de V_{GS} .

Fonte: Adaptado de Colinge, 2002.

Assim, a inclinação de sublimiar pode ser expressa por:

$$S = \frac{\partial V_{GF}}{\partial (\log I_{DS})} \quad (17)$$

Utilizando a equação da corrente de dreno em sublimiar resulta em (BREWS, 1979):

$$S = n \cdot \frac{k.T}{q} \cdot \ln(10) \quad (4)$$

Pode-se notar que a inclinação de sublimiar é diretamente proporcional à temperatura e ao fator de corpo. Como o transistor SOI totalmente depletado apresenta menor fator de corpo em comparação com dispositivos convencionais (apresentado na seção 2.3), tem-se uma menor inclinação de sublimiar para estes, possibilitando a criação de dispositivos com menores valores de tensão de limiar (COLINGE, 2004).

Como exemplo tem-se a comparação entre um SOI nMOSFET totalmente depletado com $t_{si} = 100$ nm e um parcialmente depletado com $t_{si} = 200$ nm, os quais apresentam uma inclinação de sublimiar de 63 mV/dec e 102 mV/dec respectivamente, conforme pode ser observado na Figura 5 (COLINGE, 2004).

Figura 5 – Inclinação de sublimiar de um transistor SOI nMOSFET totalmente depletado com $t_{si} = 100$ nm e um parcialmente depletado com $t_{si} = 200$ nm.

Fonte: Colinge, 2004.

2.4.3 EFEITO DE CANAL CURTO

MOSFETs com comprimento de canal reduzido sofrem grande influência das regiões de depleção da fonte e do dreno, que se tornam significativas em relação à região de depleção induzida pela porta. Em um transistor de canal longo, as cargas de depleção de fonte e dreno

são desprezíveis face ao comprimento de canal, e a carga de depleção controlada pela porta é aproximadamente retangular, dada por $Q_{\text{depl}} = -q \cdot N_A \cdot x_{\text{dmax}}$ (SZE, 1981; VEERARAGHAVAN, 1988). Para dispositivos de canal curto, as depleções de fonte e dreno tornam-se significativas, e a carga de depleção controlada pela porta será uma fração de Q_{depl} ($Q_{\text{depl,ef}}$), como pode ser observado na Figura 6.

Figura 6 – Perfil transversal de MOSFETs convencionais.

Fonte: Adaptado de Souza, 2005.

Legenda: Transistor de canal longo à esquerda e de canal curto à direita.

A tensão de limiar dos dispositivos é diretamente proporcional à carga de depleção, conforme apresentado na seção 2.4.1. Como a carga de depleção efetiva de dispositivos de canal curto é menor que dispositivos de canal longo, haverá uma redução da tensão de limiar e um aumento da inclinação de sublimiar. Estes são alguns dos efeitos chamados de efeitos de canal curto (VEERARAGHAVAN, 1988; SZE, 1981; MULLER, 1986).

Essa redução da tensão de limiar pode ser observada na Figura 7.

Figura 7 – Tensão de limiar em função do comprimento de canal de um dispositivo Bulk e um SOI nMOSFET totalmente depletado.

Fonte: Colinge, 2004.

Dispositivos SOI MOSFETs totalmente depletados sofrem menor influência do efeito de canal curto, já que a porcentagem de carga total que é controlada efetivamente pela porta é maior que MOSFETs convencionais como mostra a Figura 8 (SOUZA, 2008).

Figura 8 – Perfil transversal de SOI MOSFETs totalmente depletados.

Fonte: Adaptado de Souza, 2005.

Legenda: Transistor de canal longo à esquerda e de canal curto à direita.

2.4.4 MOBILIDADE

A mobilidade de portadores é um parâmetro relacionado ao movimento dos mesmos no semiconductor. Ela influencia diretamente no nível de corrente de dreno que o transistor consegue fornecer. A mobilidade dos portadores diminui conforme a concentração de dopantes aumenta, como resultado de diversos mecanismos de espalhamento que limitam o movimento dos portadores no interior do semiconductor (SOUZA, 2008).

A tensão aplicada no terminal de porta no SOI MOSFET gera um campo elétrico vertical perpendicular ao canal, que atrai os portadores para a interface silício-óxido de porta. Devido à rugosidade superficial, ocorre a redução da mobilidade. Quanto maior o campo elétrico vertical, maior será a degradação da mobilidade (YOSHIMI, 1989).

Os SOI MOSFETs totalmente depletados apresentam um campo elétrico vertical menor em relação ao MOSFET convencional, o que reduz a degradação da mobilidade e consequentemente apresenta maior mobilidade efetiva (GUTIERREZ, 1991).

A mobilidade efetiva, degradada pelo campo elétrico vertical, pode ser expressa por (VEERARAGHAVAN, 1988):

$$\mu_{n,eff} = \frac{\mu_0}{1 + \alpha_s \cdot |E_{eff}|} \quad (18)$$

onde α_s é o constante de espalhamento, μ_0 é a mobilidade dos portadores independente de campo elétrico e E_{eff} o campo elétrico efetivo nas direções vertical e horizontal, descrito por

$$E_{eff} = \frac{2 \cdot \Phi_F + (V_S + V_{DE})/2}{t_{Si}} + B - \frac{(Q_S + Q_D)/2}{2 \cdot \epsilon_{Si}} \quad \text{onde} \quad B = - \frac{Q_{depl}}{2 \cdot C_{oxb} \cdot t_{Si}} \left(\frac{1}{1 + C_{Si} \cdot C_{oxb}} + 1 \right) - \frac{V_{GB}}{\left(1 + \frac{C_{Si}}{C_{oxb}} \right) \cdot t_{Si}},$$

V_{DE} é o potencial efetivo no canal próximo ao dreno, Q_S e Q_D são as densidades de carga de inversão por unidade de área na fronteira do canal com as regiões de fonte e dreno, respectivamente.

2.5 CARACTERÍSTICAS ANALÓGICAS

Considerando um amplificador de tensão, conforme apresentado na Figura 9, em configuração de fonte comum e com carga capacitiva (C_L), polarizado por uma fonte de

corrente constante (I_{bias}), a parcela alternada (v_{gf}), da tensão aplicada à porta (V_{IN}), é amplificada na tensão de saída (V_{OUT}), compondo a parcela alternada (v_{ds}) (LAKER, 1994).

Figura 9 – Amplificador de tensão com um único transistor MOS.

Fonte: Souza, 2008.

O ganho de tensão de malha aberta de baixa frequência (A_V) é dado por (SILVEIRA, 1996):

$$A_V = \frac{v_{ds}}{v_{gf}} = \frac{g_m}{g_D} \quad (19)$$

onde g_D é a condutância de dreno e g_m é a transcondutância.

Na região de saturação, o ganho pode ser aproximado por (SILVEIRA, 1996):

$$A_V = \frac{g_m}{I_{DS}} \cdot |V_{EA}| \quad (20)$$

onde V_{EA} é a tensão de Early.

2.5.1 TRANSCONDUTÂNCIA E RAZÃO g_m/I_{DS}

Transcondutância é a medida da eficácia do controle da tensão de porta sobre a corrente de dreno, dado por (COLINGE, 2004):

$$g_m = \frac{\partial I_{DS}}{\partial V_{GF}} \quad (21)$$

Considerando o modelo de primeira ordem e o modo de operação, a corrente de dreno é dada pelas equações 2 e 3 (LIM, 1984). Utilizando essas equações tem-se as seguintes expressões para a transcondutância (LIM, 1984):

a) triodo:

$$g_m = \mu_n \cdot C_{oxf} \cdot \frac{W}{L} \cdot V_{DS} \quad (22)$$

b) saturação:

$$g_m = \frac{\mu_n \cdot C_{oxf}}{n} \cdot \frac{W}{L} (V_{GF} - V_{thf}) \quad (23)$$

Como SOI MOSFETs totalmente depletados possuem menor fator de corpo, estes dispositivos apresentam maior transcondutância que os MOSFETs convencionais e SOI MOSFETs parcialmente depletados. Adicionalmente, a transcondutância é diretamente proporcional à mobilidade dos portadores, que é maior nos SOI MOSFETs totalmente depletados (GUTIERREZ, 1991).

A razão g_m/I_{DS} é a eficácia de um transistor em converter uma corrente de polarização em transcondutância (VITTOZ, 1994), tendo seu valor máximo em inversão fraca, como pode ser observado na Figura 10:

Figura 10 – Representação esquemática da razão g_m/I_{DS} de MOSFETs.

Fonte: Souza, 2005.

Legenda: Transistor nMOSFET convencional linha cheia e SOI MOSFET de camada fina linha tracejada.

A relação g_m/I_{DS} em inversão fraca pode ser expressa pela equação (VITTOZ, 1994). Através desta equação, pode-se notar que o valor máximo de g_m/I_{DS} está relacionado ao inverso da inclinação de sublimiar.

$$\frac{g_m}{I_{DS}} = \frac{q}{n \cdot k \cdot T} \quad (24)$$

Em inversão forte, g_m/I_{DS} pode ser expressa por (FLANDRE, 1996):

$$\frac{g_m}{I_{DS}} = \sqrt{\frac{2 \cdot \mu_n \cdot C_{oxf} \cdot \frac{W}{L}}{n \cdot I_{DS}}} \quad (25)$$

Devido à presença do fator de corpo nas equações, e conforme discutido anteriormente, sabe-se que o efeito de corpo (n) de SOI MOSFETs totalmente depletados é menor do que o efeito de corpo de MOSFETs convencionais. Portanto a razão g_m/I_{DS} em SOI MOSFETs totalmente depletados é maior que em SOI MOSFETs parcialmente depletados e transistores MOS convencionais (FLANDRE, 1994).

Pode-se notar que para o transistor operando em inversão fraca há a dependência inversa em relação à temperatura, o transistor operando em inversão forte há a dependência indireta com a temperatura, através da raiz quadrada da mobilidade. Portanto pode-se observar que a variação da relação g_m/I_{DS} em inversão fraca é maior devido a dependência direta com a temperatura (SOUZA, 2008).

2.5.2 CONDUTÂNCIA DE DRENO E TENSÃO EARLY

A condutância de dreno é a variação da corrente de dreno em relação à tensão de dreno, dada por:

$$g_D = \frac{\partial I_{DS}}{\partial V_{DS}} \quad (26)$$

A condutância de dreno é um parâmetro importante do ponto de vista analógico. Por exemplo, para o cálculo do ganho da tensão, quanto menor a condutância maior será o ganho de saída (PAVANELLO et al., 2000a). Uma vez que a condutância de SOI MOSFETs é menor que a de MOSFETs convencionais, o ganho do primeiro será maior (PAVANELLO, 2000).

Uma outra maneira de avaliar a condutância de dreno é através da tensão Early. A tensão Early é o parâmetro usado para quantificar a inclinação da curva $I_{DS} \times V_{DS}$ na região de saturação. Em uma primeira aproximação, pode ser obtida através da extrapolação de uma reta tangente à curva na saturação, até a intersecção do eixo V_{DS} , resultando em uma corrente nula, conforme ilustrado na Figura 11 (SOUZA, 2005).

Figura 11 – Determinação da tensão Early através da extrapolação das curvas de corrente de dreno na saturação em função da tensão de dreno.

Fonte: Souza, 2005.

Em um MOSFET, quando a tensão de dreno é maior que a tensão de saturação, a região de depleção do dreno aumenta, diminuindo o comprimento efetivo do canal do transistor, como pode ser observado na Figura 12. Esta redução do comprimento efetivo provoca o aumento da corrente de dreno de saturação (I_{DSsat}). Este acréscimo de corrente faz com que a corrente de saturação, idealmente constante, apresente um aumento, fazendo com que a inclinação da curva $I_{DS} \times V_{DS}$ aumente na região de saturação (COLINGE, 2002). A este efeito de redução do comprimento de canal causada pelo aumento da região de depleção induzida pela tensão aplicada ao dreno, dá-se o nome de efeito de modulação de comprimento de canal.

2.5.3 DESCASAMENTO ENTRE MOSFETS

O descasamento entre MOSFETs é a diferença de desempenho entre dispositivos que foram feitos através do mesmo projeto de leiaute e com mesmas dimensões. A fabricação de dispositivos idênticos (casados) é extremamente importante para o desempenho elétrico de circuitos integrados analógicos, tais como pares diferenciais e espelhos de corrente (LAKER, 1994).

O descasamento relativo da corrente de dreno ($\Delta I_{DS}/I_{DS}$) é expresso em função do descasamento da tensão de limiar ($\Delta V_{thf}/V_{thf}$) e do fator de corrente ($\Delta\beta/\beta$), dado por (CROON, 2004):

$$\frac{\Delta I_{DS}}{I_{DS}} = \frac{-\Delta V_{thf}}{V_{GF}-V_{thf}} + \frac{\Delta\beta}{\beta} \quad (30)$$

A variação da tensão de limiar de um SOI MOSFET se dá pela variação da concentração de dopantes do canal, espessura da camada de silício e do óxido de porta. Essa variação é a principal componente no descasamento da corrente de dreno em inversão fraca (CROON, 2002).

Em tecnologias modernas, as variações da espessura do óxido de porta e da camada de silício são muito pequenas, portanto a principal responsável pela variação da tensão de limiar é a variação da concentração de dopantes (LAKER, 1994).

Estudos apontam que a variação da tensão de limiar juntamente com a variação do fator de corpo influenciam na variação da corrente de dreno. O fator de corpo para SOI MOSFETs totalmente depletados permanece constante, somente em inversão muito fraca ou quando a temperatura aumenta que o fator n começa a aumentar. Se o potencial de superfície ficar abaixo de $2\Phi_F$, o fator de corpo irá aumentar e apresentará forte dependência com a tensão de porta, conforme mostrado na equação 31 (VANCAILLIE, 2003).

$$\frac{\Delta I_{DS}}{I_{DS}} = -\frac{g_m}{I_{DS}} \cdot \Delta V_{th} + f(V_{GF}) \cdot \Delta n \quad (31)$$

sendo $f(V_{GF}) = \frac{1}{\left[\alpha_1 + \left(\frac{V_{GF}}{\alpha_2}\right)^{\alpha_3}\right]}$, onde α_1 , α_2 e α_3 são parâmetros de ajuste.

A variação da concentração efetiva de dopantes (CED) é dada por:

$$N_{A,eff} = N_A - \frac{2 \cdot \epsilon_{Si}}{q} \cdot \frac{2 \cdot \Phi_F}{L^2} \quad (32)$$

Pode-se observar que quanto menor o comprimento do canal, maior será o valor da concentração. O descasamento da tensão de limiar depende da variação de dopantes da camada de depleção, e é dado por:

$$\sigma V_{thf,CED} = \sigma V_{thf} \cdot \frac{1}{\sqrt{1 - \frac{4 \cdot \Phi_F \cdot \epsilon_{Si}}{q \cdot N_A \cdot L^2}}} \quad (33)$$

onde $\sigma V_{thf,CED}$ é o desvio padrão da tensão de limiar em relação à concentração efetiva de dopantes e σV_{thf} é o desvio padrão da tensão de limiar.

O desvio padrão relativo da tensão de limiar pode ser expresso por (DIFRENZA, 2003):

$$\frac{\sigma V_{thf}}{V_{thf,mean}} = \frac{\sigma_0 V_{thf}}{V_{thf,mean} \sqrt{W \times L}} \quad (34)$$

onde $\sigma_0 V_{thf}$ é o desvio padrão da tensão de limiar normalizado em relação à área de porta e $V_{thf,mean}$ é a tensão de limiar média.

Pode-se observar que quanto maior a área do transistor menor será a variação da tensão de limiar. Como a tensão de limiar está relacionada à concentração de dopantes, espessura da camada de silício e espessura do óxido de porta, tem-se a equação (PELGROM, 1998):

$$\sigma_0 V_{thf} = \frac{q \cdot t_{oxf} \cdot \sqrt{2 \cdot N_A \cdot t_{Si}}}{\epsilon_0 \cdot \epsilon_{ox}} \quad (35)$$

A variação do fator de corrente ($\Delta\beta/\beta$) é um importante fator no descasamento da corrente de dreno, já que o mesmo sofre influência da variação da concentração de dopantes e dos valores do comprimento e largura do transistor (CROON, 2004; DIFRENZA, 2003), conforme pode-se observar pela equação:

$$\beta = \mu_0 \cdot C_{ox} \cdot \frac{W}{L} \quad (36)$$

A variação da concentração de dopantes irá causar variação da mobilidade dos portadores, fazendo com que o fator de corrente sofra uma variação. Assim como as variações de comprimento e largura do MOSFET, a variação da concentração de dopantes influenciará o fator de corrente. De forma geral, a variação do comprimento do transistor é mais importante pois suas dimensões são menores se comparadas com a largura (CROON, 2004).

2.6 TRANSISTOR DE CANAL GRADUAL

Os SOI MOSFETs totalmente depletados apresentam ótimos resultados como aumento da mobilidade de portadores, menores dimensões de comprimento de canal efetivo, aumento da transcondutância, simplificação dos processos de fabricação, diminuição das capacitâncias parasitárias de fonte e dreno, diminuição dos efeitos de canal curto (FLANDRE, 1994; COLINGE, 1998), entre outras.

Apesar disto existem algumas desvantagens em relação aos dispositivos MOSFETs convencionais, como o alto custo de fabricação da lâmina SOI e a dependência da tensão de limiar com a concentração de dopantes e com a espessura da camada de silício (SOUZA, 2008), entre outras. No que diz respeito ao comportamento analógico, ocorre a diminuição da tensão de ruptura devido à presença do corpo flutuante que ativa o transistor bipolar parasitário.

O efeito bipolar parasitário é influenciado pela quantidade de lacunas geradas por ionização por impacto devido ao alto campo elétrico na junção canal-dreno. A geração dessas lacunas depende da tensão aplicada ao dreno, da espessura da camada de silício e da concentração de dopantes na região de canal (SZE, 1981). Uma forma utilizada para reduzir esse efeito é a diminuição da concentração de dopantes, reduzindo a barreira potencial e, conseqüentemente, o campo elétrico. A diminuição do campo elétrico vertical diminui o número de portadores gerados na ionização por impacto, e conseqüentemente a corrente de polarização do transistor bipolar parasitário. Essa técnica é chamada de (LDD) (SANCHEZ, 1989). Entretanto, a redução da concentração de dopantes na região de dreno traz como desvantagem o aumento da resistência série associada ao transistor, que já é elevada em transistores SOI devido à redução da espessura da camada de silício (KISTLER, 1992; JENG, 1990).

Posteriormente, foi proposta uma nova estrutura SOI totalmente depletado com perfil assimétrico de dopantes na região de canal, chamada de transistor SOI MOSFET de canal gradual ou GC SOI MOSFET (PAVANELLO, 1999).

Nos GC SOI MOSFET a região de corpo é dividida em duas regiões com concentrações de dopantes diferentes, sendo fortemente dopada junto à fonte e fracamente dopada junto ao dreno. A região fortemente dopada é chamada de HD, e o comprimento é dado por L_{HD} e sua concentração é N_{AH} . Esta região tem como função ajustar a tensão de limiar. A região fracamente dopada é chamada de LD, e funciona como uma extensão da região de dreno, com comprimento L_{LD} , apresentando dopagem natural (N_{AL}) que diminui o efeito de ionização por impacto, devido à redução do campo elétrico vertical.

A Figura 13 apresenta o perfil de uma estrutura GC SOI MOSFET.

Figura 13 – Perfil de um GC SOI MOSFET totalmente depletado.

Fonte: Adaptado de Souza, 2008.

Trabalhos comparativos entre dispositivos GC SOI MOSFET e SOI MOSFET uniformemente dopados totalmente depletados demonstram que ao se reduzir o comprimento efetivo do canal há um aumento da corrente de dreno e da transcondutância (PAVANELLO et al, 2000a), conforme pode ser observado na Figura 14 e Figura 15, que apresentam as curvas g_m em função de V_{GF} e I_{DS} em função de V_{DS} . Tal fato deve-se à redução do comprimento efetivo de canal, que ocorre à medida que a relação L_{LD}/L aumenta. O canal efetivo desse

transistor é dado por $L_{\text{eff}} = L - L_{\text{LD}}$, onde L é o comprimento de máscara da porta (SOUZA; FLANDRE, 2008). A região fracamente dopada apresenta tensão de limiar negativa e encontra-se em inversão forte. Para valores de tensão de porta inferiores à tensão de limiar da estrutura, o transistor GC comporta-se de forma semelhante a um transistor SOI convencional de comprimento canal efetivo igual a L_{HD} (CERDEIRA, 2005).

Figura 14 – Curvas da transcondutância em função da tensão aplicada à porta.

Fonte: Pavanello, 2000.

Legenda: GC SOI nMOSFETs e SOI nMOSFET convencional com $L = 4 \mu\text{m}$ e $W = 18 \mu\text{m}$.

Figura 15 – Curvas I_{DS} em função de V_{DS} de dispositivos nMOSFETs.

Fonte: Pavanello, 2000.

Legenda: GC SOI nMOSFETs com $L = 4 \mu\text{m}$ e SOI nMOSFETs convencionais com $L = 4 \mu\text{m}$ e $L = 2 \mu\text{m}$, todos com $W = 18 \mu\text{m}$.

Aplicando-se altas tensões de porta e aumentando a relação L_{LD}/L há um aumento na degradação da transcondutância. Isso se dá devido a concentração de elétrons na superfície do canal ao longo de seu comprimento, a qual será influenciada pela tensão aplicada à porta. A região fracamente dopada do canal apresenta tensão de limiar negativa trabalhando em inversão forte (PAVANELLO, 1999).

Para uma tensão de porta menor que a tensão de limiar, os GC SOI MOSFETs, cujo comprimento de canal é representado por L_{HD} , respondem de forma semelhante a transistores SOI convencionais, com comprimento de canal L , quando $L = L_{HD}$. Conforme aumenta-se a tensão de porta, a concentração de elétrons na região altamente dopada e fracamente dopada ficarão semelhantes, assim o transistor GC SOI se assemelha a um transistor SOI convencional de mesmo comprimento de canal total, porém com maior nível de corrente. Além disso, o aumento da concentração de elétrons degrada a mobilidade da região fracamente dopada, aumentando a degradação da transcondutância (CERDEIRA, 2005).

Adicionalmente, os resultados reportados na literatura mostram a redução da condutância de dreno e, conseqüentemente, um aumento da tensão Early (PAVANELLO et al, 2000b) nos dispositivos GC SOI, como pode ser observado experimentalmente na Tabela 1.

Tabela 1 – Tensão Early extraída através de curvas I_{DS} em função de V_{DS} experimentais.

L_{LD}/L	V_{EA} [V]
0,05	-34,9
0,13	-81,2
0,28	-257,8
0,51	-206,4
1,00	-11,2

Fonte: Pavanello; Martino, 2000.

Legenda: GC SOI nMOSFETs com $L = 2 \mu m$.

A condutância de dreno é um fator muito importante para o desenvolvimento de projetos de circuitos integrados analógicos. Pode-se notar também, através das curvas da Figura 15, um aumento da tensão de ruptura de dreno (BV_{DS}) (PAVANELLO; MARTINO, 2000), assim como pode também ser observado experimentalmente na Tabela 2.

Tabela 2 – Tensão de ruptura extraída de curvas $I_{DS} \times V_{DS}$ experimentais.

L_{LD}/L	BV_{DS} [V]
0,18	2,65
0,27	2,58
0,39	2,50
0,47	2,44
1,00	2,13

Fonte: Pavanello; Martino, 2000.

Legenda: GC SOI nMOSFETs com $L = 1 \mu m$.

Poucos trabalhos reportados na literatura apresentam resultados de descasamento em SOI MOSFETs de canal gradual. A corrente de dreno de saída depende diretamente da razão L_{LD}/L , quanto maior a razão L_{LD}/L menor o L_{eff} , fazendo com que o $\sigma_0 V_{thf}$ aumente, conforme pode-se observar na Figura 16, que apresenta a curva $\sigma_0 V_{thf} / V_{thf,mean}$ em função da razão $1/\sqrt{W \times L_{eff}}$. Conforme esperado, quanto maior a área do transistor ($W \times L_{eff}$), menor a variação da tensão de limiar.

Figura 16 – $\sigma_0 V_{thf} / V_{thf,mean}$ em função da razão $1/(W \times L_{eff})^{1/2}$ para GC SOI MOSFETs com diversas razões L_{LD}/L .

Fonte: Souza, 2008.

Aumentando a razão L_{LD}/L , a variação da corrente de dreno também aumenta, conforme pode ser visto na Figura 17, como resultado da redução do comprimento efetivo de canal.

Figura 17 – Desvio relativo da corrente de dreno em função da corrente normalizada operando em saturação ($V_{DS} = 1,5V$).

Fonte: Souza, 2008.

3 RESULTADOS EXPERIMENTAIS

Os SOI MOSFETs utilizados nessa etapa foram projetados e fabricados no Laboratório de Microeletrônica da Universidade Católica de Louvain (UCLouvain). Os dispositivos são GC SOI MOSFETs totalmente depletados com comprimento total de canal de $2\text{ }\mu\text{m}$ (com relação L_{LD}/L de 0, 0.25, 0.375 e 1, onde 0 e 1 representam os SOI MOSFETs uniformemente dopados com alta e baixa concentração de dopantes, respectivamente), largura de canal de $20\text{ }\mu\text{m}$, t_{Si} de 80 nm , t_{oxb} de 390 nm , t_{oxf} de 31 nm , concentração de dopantes N_{AH} de $5,6 \cdot 10^{16}\text{ cm}^{-3}$ e N_{AL} de $1 \cdot 10^{15}\text{ cm}^{-3}$. Para cada razão L_{LD}/L , foi fabricado um grupo de 20 transistores com as mesmas características, com terminais de fonte, porta e dreno independentes, resultando em um total de 80 transistores caracterizados eletricamente. A Figura 18 apresenta o leiaute do *chip* utilizado. No Apêndice A são apresentados os leiautes dos chips utilizados.

Figura 18 – Foto parcial do *chip* contendo os SOI MOSFETs utilizados.

Fonte: Alves, 2017.

Foram extraídas experimentalmente, curvas de corrente de dreno em função da tensão de porta e de dreno para cada um dos transistores. Com estas curvas foi possível calcular a razão $(L_{LD}/L)_{eff}$ para os GC SOI MOSFETs através da equação 37 (PAVANELLO, 2000):

$$\left(\frac{L_{LD}}{L}\right)_{eff} = 1 - \left(\frac{I_{DS}}{I_{DS,GC}}\right) \quad (37)$$

Foram obtidos os valores da relação L_{LD}/L para cada um dos transistores fabricados. Para cada grupo foram calculados os valores médios e desvio da relação $(L_{LD}/L)_{eff}$. Os valores calculados para os GC SOI MOSFETs estão na Tabela 3.

Tabela 3 – Relação $(L_{LD}/L)_{eff}$ dos GC SOI MOSFETs.

L_{LD}/L	$(L_{LD}/L)_{eff}$
0,250	$0,264 \pm 0,0200$
0,375	$0,393 \pm 0,0347$

Fonte: Alves, 2017.

Inicialmente, foram extraídas as curvas de corrente de dreno (I_{DS}) em função da tensão de porta (V_{GF}), com tensão de dreno de $V_{DS} = 25$ mV e passo de 1 mV, para as quatro razões L_{LD}/L dos dispositivos. A partir destas curvas foram extraídos o valor médio da corrente ($I_{DS,mean}$) e o desvio padrão (σI_{DS}) para cada comprimento de canal. A Figura 19 mostra as curvas $I_{DS,mean}$ em função de V_{GF} e a Figura 20 mostra as curvas da corrente em escala logarítmica em função de V_{GF} , ambas para as razões L_{LD}/L de 0, 0.25, 0.375 e 1.

Figura 19 – $I_{DS,mean}$ em função de V_{GF} para os GC SOI MOSFETs com $V_{DS} = 25$ mV e L_{LD}/L de 0, 0,25, 0,375 e 1.

Fonte: Alves, 2017.

Figura 20 – $I_{DS,mean}$ em função de V_{GF} em escala logarítmica para os GC SOI MOSFETs com $V_{DS} = 25$ mV e L_{LD}/L de 0, 0,25, 0,375 e 1.

Fonte: Alves, 2017.

Pode-se observar que conforme aumenta-se a razão L_{LD}/L há uma diminuição do comprimento de canal efetivo, o que faz com que a corrente aumente.

Ao colocar a corrente de dreno em escala logarítmica é possível extrair a inclinação de sublimiar (S) dos dispositivos. Novamente, foram extraídos os valores para cada transistor e, posteriormente, calculados o valor médio e desvio relativo. Os resultados encontrados estão na Tabela 4.

Tabela 4 – Inclinação de Sublimiar (S) dos SOI MOSFETs uniformemente dopado e GC SOI MOSFETs.

L_{LD}/L	$(L_{LD}/L)_{eff}$	S_{mean} [mV/dec]	$\sigma S/S_{mean}$ [%]
0,000	-	63,15	0,835
0,250	0,264 ± 0,0200	64,19	0,867
0,375	0,393 ± 0,0347	66,12	0,81
1,000	-	68,16	0,785

Fonte: Alves, 2017.

Como a inclinação de sublimiar depende do fator de corpo, e sabe-se que este é menor para dispositivos SOI MOSFETs totalmente depletados, os valores encontrados estão conforme esperados (perto do valor teórico que é de 60 mV/dec).

A tensão de limiar foi extraída pelo método do ponto máximo da segunda derivada da curva de corrente de dreno (I_{DS}) em função da tensão de porta (V_{GF}) (ORTIZ-CONDE, 2002), para cada um dos transistores.

O valor médio da tensão de limiar ($V_{thf,mean}$) e o desvio padrão relativo ($\sigma V_{thf}/V_{thf,mean}$) calculados estão apresentados na Tabela 5.

Tabela 5 – Valor médio e desvio padrão relativo da tensão de limiar de transistores SOI MOSFETs uniformemente dopado e GC SOI MOSFETs.

L_{LD}/L	$(L_{LD}/L)_{eff}$	$V_{thf,mean}$ [mV]	$\sigma V_{thf}/V_{thf,mean}$ [%]
0,000	-	104,89	6,15
0,250	0,264 ± 0,0200	127,53	6,21
0,375	0,393 ± 0,0347	105,26	6,86
1,000	-	-596,50	2,08

Fonte: Alves, 2017.

Pode-se observar que, para os dispositivos uniformemente dopados ($L_{LD}/L = 0$ e 1, que representam os transistores fortemente e fracamente dopado, respectivamente), conforme a concentração de dopantes aumenta a sua tensão de limiar também aumenta, já que a mesma é diretamente proporcional às cargas de depleção. Pode-se observar um aumento do desvio relativo diretamente proporcional à concentração de dopantes. Conforme discutido em artigos anteriores, a variação da tensão de limiar é atribuída à variação na concentração de dopantes e o desvio aumenta com o aumento da concentração (CROON, 2002).

Para os dispositivos GC SOI MOSFETs pode ser observado que conforme aumenta-se a razão L_{LD}/L a tensão de limiar diminui, devido à diminuição do comprimento efetivo do canal e consequentemente uma diminuição da fração de cargas de depleção controladas pela porta do dispositivo. Os dispositivos GC SOI MOSFETs apresentam tensão de limiar próxima ao dispositivo uniformemente dopado de maior concentração de canal. Além disso, pode-se observar uma piora no desvio relativo da tensão de limiar, o que pode ser associado à diminuição do comprimento de canal conforme aumenta-se a razão L_{LD}/L , conforme pode ser observado na Figura 21. Para comprimentos efetivos de canal menores, qualquer variação da posição da transição entre as regiões HD e LD torna-se mais significativa.

Figura 21 – $\sigma V_{thf}/V_{thf,mean}$ em função da relação $1/(W \times L_{eff})^{1/2}$ para transistores GC SOI e suas razões L_{LD}/L .

Para analisar o descasamento da corrente de dreno, foram traçadas as curvas do desvio padrão relativo ($\sigma_{I_{DS}}/I_{DS,mean}$) em função da sobretensão de condução ($V_{GT} = V_{GF} - V_{thf}$), para que a variação da corrente de porta não seja dependente da tensão de limiar. Os resultados são apresentados na Figura 22, com polarização de dreno de $V_{DS} = 25$ mV, e na Figura 23 para $V_{DS} = 1,5$ V.

Figura 22 – Desvio padrão relativo da corrente de dreno em função da sobretensão de condução com tensão de dreno V_{DS} de 25 mV.

Fonte: Alves, 2017.

Figura 23 – Desvio padrão relativo da corrente de dreno em função da sobretensão de condução com tensão de dreno V_{DS} de 1,5 V.

Fonte: Alves, 2017.

Pode-se observar que o descasamento da corrente de dreno é maior quando os dispositivos operam em inversão fraca (baixos valores de V_{GT}). Nesta condição de polarização, as características elétricas dos dispositivos sofrem grande influência do descasamento da tensão de limiar. Para altos valores da sobretensão de porta, o principal fator do descasamento da corrente de dreno é o descasamento do fator de corrente (VANCAILLIE, 2003). À medida que a tensão aplicada aumenta e os dispositivos passam a operar em inversão forte, o desvio relativo da corrente de dreno tende a um valor constante, próximo a 1%, conforme pode ser visto com maior precisão através da escala logarítmica. Dispositivos GC SOI MOSFETs apresentam uma piora do casamento da corrente de dreno em comparação com dispositivos uniformemente dopados. Uma das causas para o aumento do descasamento está relacionada a imprecisões na definição de comprimento das regiões com diferentes concentrações de dopantes (SOUZA; FLANDRE, 2008). Entre os dispositivos uniformemente dopados, o aumento da concentração de dopantes provoca uma piora do casamento, conforme reportado na literatura (CROON, 2002).

As curvas da transcondutância média, obtidas a partir da derivada das curvas de corrente, são apresentadas na Figura 24 e Figura 25, para $V_{DS}=50\text{mV}$ e $1,5\text{V}$, respectivamente. Pode-se notar, como reportado na literatura, que conforme aumentamos a

razão L_{LD}/L , com a redução do comprimento efetivo do canal, há um aumento da transcondutância em saturação.

Figura 24 – Transcondutância média em função da tensão de condução V_{DS} de 25 mV.

Fonte: Alves, 2017.

Figura 25 – Transcondutância média em função da tensão de condução com V_{DS} de 1,5 V.

Fonte: Alves, 2017.

Posteriormente, foram traçadas as curvas do desvio relativo da transcondutância ($\sigma_{g_m}/g_{m,mean}$) em função da tensão de porta (V_{GF}), conforme apresentado na Figura 26 e na Figura 27, obtidas com V_{DS} de 25 mV e 1,5 V, respectivamente.

Figura 26 – Desvio padrão relativo da transcondutância em função da tensão de condução com tensão de dreno V_{DS} de 25 mV.

Fonte: Alves, 2017.

Figura 27 – Desvio padrão relativo da transcondutância em função da tensão de condução com tensão de dreno V_{DS} de 1,5 V.

Fonte: Alves, 2017.

Os dispositivos GC SOI MOSFETs apresentam uma piora do descasamento da transcondutância em relação aos dispositivos uniformemente dopados. A medida que a tensão aplicada aumenta, o desvio da transcondutância tende a um valor inferior a 1% para todos os dispositivos.

A partir dos resultados apresentados na Tabela 6 pode-se notar que apesar do desvio relativo da transcondutância para GC SOI MOSFETs serem maiores do que para o dispositivo uniformemente dopado, o desvio relativo da transcondutância é apenas ligeiramente maior enquanto que o valor da transcondutância média é ligeiramente maior.

Tabela 6 – Valor médio e desvio relativo da transcondutância média para GC SOI MOSFETs, extraído para $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V.

L_{LD}/L	$(L_{LD}/L)_{eff}$	$g_{m,mean}$ [μS]	$\sigma g_m/g_{m,mean}$ [%]
0,000	-	139,87	3,95
0,250	$0,264 \pm 0,0200$	199,24	4,38
0,375	$0,393 \pm 0,0347$	258,07	4,59

Fonte: Alves, 2017.

Foram extraídas as curvas da corrente de dreno (I_D) em função da tensão de dreno (V_{DS}) para dois diferentes valores de sobretensão de condução (V_{GT}), de 200 mV e 800 mV, apresentadas na Figura 28 e na Figura 29, respectivamente.

Figura 28 – Corrente de dreno média ($I_{DS,mean}$) em função de V_{DS} para transistores SOI de canal uniformemente dopado e gradual polarizados com $V_{GT} = 200$ mV.

Fonte: Alves, 2017.

Figura 29 – Corrente de dreno média ($I_{DS,mean}$) em função de V_{DS} para transistores SOI de canal uniformemente dopado e gradual polarizados com $V_{GT} = 800$ mV.

Fonte: Alves, 2017.

Pode ser observado que conforme aumenta a razão L_{LD}/L a corrente aumenta, conforme reportado na literatura.

A partir destas curvas de corrente, posteriormente foi extraído o desvio padrão da corrente de dreno em função da tensão de dreno, conforme apresentado na Figura 30, para os dois valores de V_{GT} medidos.

Figura 30 – Desvio padrão da corrente de dreno em função da tensão de dreno com sobretensão de condução de 200 e 800 mV.

Fonte: Alves, 2017.

Pode-se observar que conforme aumentamos a razão L_{LD}/L o desvio da corrente tende a aumentar nos dispositivos GC SOI MOSFETs. Para dispositivos uniformemente dopados conforme aumenta-se a concentração de dopantes o desvio relativo diminui. Os dispositivos uniformemente dopados apresentam menor desvio relativo da corrente de dreno em relação aos dispositivos GC SOI MOSFETs, em torno de 3% enquanto que os GC SOI MOSFETs possuem desvio relativo em torno de 5%. O descasamento em saturação é praticamente constante independentemente do valor da tensão de dreno. Ao aplicarmos uma maior tensão de porta a influência da variação da tensão de limiar se torna menos significativa, diminuindo os desvios relativos.

A partir das curvas de corrente, foram extraídos os valores de condutância de dreno para cada dispositivo. Conforme pode ser visto, a condutância de dreno de dispositivos GC SOI MOSFETs melhora conforme aumentamos a razão L_{LD}/L , e apresenta uma grande melhora se comparado com dispositivos uniformemente dopado. Porém o desvio relativo da condutância de GC SOI MOSFETs é significativamente maior se comparado com dispositivos uniformemente dopados, conforme pode ser observado na Tabela 7.

Tabela 7 – Valor médio e desvio relativo da condutância de dreno (g_D) para GC SOI MOSFETs, extraídos para $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V.

L_{LD}/L	$(L_{LD}/L)_{eff}$	$g_{D,mean}$ [S]	$\sigma_{gD}/g_{D,mean}$ [%]
0,000	-	$1,47 \cdot 10^{-6}$	6,63
0,250	$0,264 \pm 0,0200$	$0,27 \cdot 10^{-6}$	11,6
0,375	$0,393 \pm 0,0347$	$0,22 \cdot 10^{-6}$	12,4

Fonte: Alves, 2017.

A tensão pode ser obtida a partir da relação I_{DS}/g_D . Apesar do desvio relativo da corrente de dreno e da condutância de saída de dispositivos GC SOI MOSFETs serem maiores quando comparados com dispositivos uniformemente dopados, os altos valores da tensão Early fazem com que o desvio relativo seja pequeno, não passando de 3%, como pode ser observado na Figura 31 e Figura 32. O ruído que pode ser observado na tensão Early está relacionado com o menor valor da condutância de saída.

Figura 31 – Tensão Early em função da tensão de dreno com sobretensão de condução de 200 mV.

Fonte: Alves, 2017.

Figura 32 – Desvio da Tensão Early em função da tensão de dreno com sobretensão de condução de 200 mV.

Fonte: Alves, 2017.

Para a tensão de dreno de 1,5 V e sobretensão de porta de 200 mV foram extraídos os valores médios da tensão Early conforme Tabela 8.

Tabela 8 – Tensão Early (V_{EA}) dos transistores GC SOI MOSFETS e SOI uniformemente dopados, com $V_{DS} = 1,5$ V e $V_{GT} = 200$ mV.

L_{LD}/L	$(L_{LD}/L)_{eff}$	$V_{EA,mean}$ [V]
0,000	-	13,32
0,250	0,264 ± 0,0200	86,8
0,375	0,393 ± 0,0347	153,28

Fonte: Alves, 2017.

A presença de uma região fracamente dopada próxima ao dreno reduz a modulação do comprimento de canal, fazendo com que a condutância de dreno diminua em relação a transistores uniformemente dopados. Conforme aumentamos a razão L_{LD}/L a condutância de dreno diminui e, conseqüentemente, a tensão Early aumenta. O mesmo acontece se aumentarmos a concentração de dopantes.

Foi calculado a ganho de tensão ($A_V = g_m/g_D$) para $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V, para cada dispositivo. O ganho de tensão médio e o desvio relativo do ganho de tensão estão presentes na Tabela 9.

Tabela 9 – Ganho de tensão (A_V) dos transistores GC SOI MOSFETS e SOI uniformemente dopados, com $V_{DS} = 1,5$ V e $V_{GT} = 200$ mV.

L_{LD}/L	$(L_{LD}/L)_{eff}$	$A_{V,mean}$ [V/V]	$\sigma A_V/A_{V,mean}$ [%]
0,000	-	95,99	4,11
0,250	0,264 ± 0,0200	744,75	9,93
0,375	0,393 ± 0,0347	1174,63	11,09

Fonte: Alves, 2017.

Pode-se observar um grande aumento do ganho para dispositivos GC SOI MOSFETS e que este aumento se torna mais pronunciado à medida que a razão L_{LD}/L é aumentada. Entretanto, uma piora do descasamento relativo é observada. Os resultados obtidos para o desvio relativo do ganho de tensão são comparáveis aos valores de desvio relativo obtidos para a condutância de dreno, mostrando a alta influência do parâmetro g_D no ganho de tensão.

4 RESULTADOS SIMULADOS

Com o objetivo de avaliar isoladamente a influência da variação da concentração de dopantes e do comprimento da região fortemente e fracamente dopadas sobre as características elétricas de transistores GC SOI, foram realizadas simulações numéricas bidimensionais. Para estas simulações, foi utilizado o simulador Sentaurus, da Synopsys (SYNOPSYS, 2010). Foram consideradas as mesmas espessuras dos transistores fabricados, considerando dois grupos de dispositivos:

- a) Transistores GC SOI com comprimento de canal de 2 μm , $N_{\text{AH}} = 5 \times 10^{16} \text{ cm}^{-3}$, $N_{\text{AL}} = 1 \times 10^{15} \text{ cm}^{-3}$, com razões L_{LD}/L médias de 0,2; 0,3; 0,4 e 0,5, provocando variações no comprimento efetivo de canal de $\pm 30 \text{ nm}$ (SOUZA; FLANDRE, 2008).
- b) Transistores GC SOI com comprimento de canal de 2 μm , com razões L_{LD}/L de 0,2; 0,3; 0,4 e 0,5, $N_{\text{AL}} = 1 \times 10^{15} \text{ cm}^{-3}$, $N_{\text{AH}} = 5 \times 10^{16} \text{ cm}^{-3} \pm 10\%$.

Em todos os dispositivos, foi considerada transição abrupta entre as regiões fortemente e fracamente dopadas do canal. Os parâmetros de modelo foram ajustados com dados experimentais de transistores da mesma tecnologia. Os modelos utilizados nas simulações numéricas, responsáveis pela inclusão dos fenômenos físicos necessários para a adequada simulação dos dispositivos são os seguintes (ASSALTI, 2015):

- a) PhuMob (Philips Unified Mobility Model): modelo proposto por Klaassen que considera as mobilidades dos portadores majoritários e minoritários de forma conjunta, contabilizando os mecanismos de espalhamento sobre a mobilidade, tais como espalhamento por impurezas ionizadas e portador-portador, além da dependência da mobilidade com a temperatura;
- b) Enormal: modelo proposto por Lombardi que considera a influência do campo elétrico transversal sobre a mobilidade dos portadores, provocando uma maior interação dos portadores com a interface óxido-silício, aumentando a degradação da mobilidade em razão da rugosidade da superfície e dos mecanismos de espalhamento por fônons superficiais acústicos;
- c) HighFieldSaturation: modelo proposto por Canali que contabiliza a influência do campo elétrico lateral sobre a mobilidade, uma vez que, devido à velocidade de saturação dos portadores, a mobilidade não é mais proporcional ao campo elétrico.

- d) SRH (Shockley-Read-Hall): modelo que considera a geração-recombinação de portadores. Quando utilizado com o sub-modelo DopingDep, é levada em conta a dependência do tempo de vida dos portadores com a concentração de dopantes, de acordo com o modelo Scharfetter;
- e) Avalanche: modelo proposto por Van Overstraeten e De Man que insere os efeitos da ionização por impacto no comportamento elétrico do transistor;
- f) Auger: recombinação Auger é um fenômeno físico onde um átomo neutro libera um elétron de sua camada eletrônica, dando origem a uma lacuna que é ocupada por outro elétron proveniente das camadas eletrônicas externas. Esta transição é acompanhada pela ejeção de um elétron com energia cinética;
- g) BandGapNarrowing (OldSlotboom): considera o estreitamento da largura da faixa proibida.

No Apêndice B são representados os arquivos de simulação de um transistor GC SOI.

4.1 VARIAÇÃO DO COMPRIMENTO EFETIVO DE CANAL

No primeiro grupo de dispositivos simulados, as concentrações de dopantes das duas regiões do canal foram mantidas constantes e foi promovida uma variação na posição da transição de concentração de dopantes de 30 nm.

A Tabela 10 apresenta o percentual de variação de L_{HD} imposto nas simulações para cada relação L_{LD}/L .

Tabela 10 – Percentual de variação de ± 30 nm em L_{HD} .

L_{LD}/L	L_{HD} [μm]	$\sigma L_{HD}/L_{HD}$ [%]
0,2	1,57 – 1,63	1,875
0,3	1,37 – 1,43	2,143
0,4	1,17 – 1,23	2,500
0,5	0,97 – 1,03	3,000

Fonte: Alves, 2017.

Primeiramente foram simuladas as curvas de corrente de dreno em função da tensão de porta com passo de 1 mV. A Figura 33 apresenta os resultados da corrente média obtidos usando uma tensão de polarização de dreno de 50 mV.

Figura 33 – Curva $I_{DS,mean}$ em função de V_{GF} para os GC SOI MOSFETs com L_{HD} variando ± 30 nm, $V_{DS} = 50$ mV e L_{LD}/L de 0,2, 0,3, 0,4, 0,5.

Fonte: Alves, 2017.

Pode ser observado um aumento da corrente conforme aumenta-se a razão L_{LD}/L , conforme esperado e discutido previamente. Foram extraídas também curvas I_{DS} em função de V_{GF} para as tensões de condução de 1,5 V e 3 V, para análise da operação em saturação. Os resultados obtidos para a corrente média são apresentados na Figura 34 e Figura 35, respectivamente. Através destas figuras pode ser observado um aumento da corrente de dreno conforme aumentamos a tensão de polarização. Como exemplo usando a razão $L_{LD}/L = 0,2$ em $V_{GF} = 2,7$ V tem-se uma corrente de dreno de aproximadamente 0,6 μA para $V_{DS} = 1,5$ V e aproximadamente 0,7 μA para $V_{DS} = 3$ V.

Figura 34 – Curva $I_{DS,mean}$ em função de V_{GT} para os GC SOI MOSFETs com L_{HD} variando ± 30 nm, $V_{DS} = 1,5$ V e L_{LD}/L de 0,2, 0,3, 0,4, 0,5.

Fonte: Alves, 2017.

Figura 35 – Curva $I_{DS,mean}$ em função de V_{GT} para os GC SOI MOSFETs com L_{HD} variando ± 30 nm, $V_{DS} = 3$ V e L_{LD}/L de 0,2, 0,3, 0,4, 0,5.

Fonte: Alves, 2017.

Através das curvas I_{DS} em função de V_{GF} com $V_{DS} = 50\text{mV}$, foram extraídos os valores da tensão de limiar para cada razão L_{LD}/L e suas variações, conforme apresentado na Tabela 11.

Tabela 11 – Valor médio e desvio relativo da tensão de limiar de GC SOI MOSFETs com L_{HD} variando $\pm 30\text{ nm}$, $V_{DS} = 50\text{ mV}$ e L_{LD}/L de 0.2, 0.3, 0.4, 0.5.

L_{LD}/L	$V_{thf,mean}\text{ [V]}$	$\sigma V_{thf}/V_{thf,mean}\text{ [%]}$
0,2	0,319	0,181
0,3	0,316	0,182
0,4	0,311	0,321
0,5	0,304	0,328

Fonte: Alves, 2017.

Pode ser observada uma diminuição da tensão de limiar média conforme aumentamos a razão L_{LD}/L , devido à redução do comprimento efetivo do canal, que diminui a quantidade de cargas de depleção controladas pela porta do transistor. Há também uma piora do desvio relativo da tensão de limiar conforme aumentamos a razão L_{LD}/L . Estes resultados apresentam a mesma tendência vista para os resultados experimentais. Entretanto, o desvio relativo da tensão de limiar é menor do que o desvio relativo imposto no comprimento efetivo de canal. Como exemplo, pode-se citar o transistor com $L_{LD}/L = 0,3$, no qual foi imposto um desvio relativo de 2,143% no comprimento da região fortemente dopado, resultando em um desvio relativo da tensão de limiar de 0,182%. Desta forma, pode-se concluir que eventuais desvios na definição da região fortemente dopada têm pouco impacto sobre a tensão de limiar do dispositivo.

A inclinação de sublimiar também foi extraída a partir das curvas de corrente de dreno em função da tensão de porta. Os valores médios e seus desvios relativos são apresentados na Tabela 12.

Tabela 12 – Valor médio e desvio relativo da inclinação de sublimiar de GC SOI MOSFETs com L_{HD} variando ± 30 nm, $V_{DS} = 50$ mV e L_{LD}/L de 0.2, 0.3, 0.4, 0.5.

L_{LD}/L	S_{mean} [mV/dec]	$\sigma S/S_{mean}$ [%]
0,2	65,7	0
0,3	66,2	0
0,4	67,2	0
0,5	68,3	0

Fonte: Alves, 2017.

Pode ser observado um leve aumento da inclinação de sublimiar conforme aumentamos a razão L_{LD}/L , porém os resultados estão próximos do valor teórico de 60 mV/dec, mostrando que não há uma degradação importante para dispositivos com menor comprimento de canal efetivo. Pode-se notar que apesar da variação aplicada no comprimento efetivo de canal a inclinação de sublimiar é basicamente constata, o que é denotado pelo desvio relativo nulo.

Foi traçada também a curva do desvio relativo da corrente de dreno em função da sobretensão de condução com polarização de dreno de 50 mV, 1.5 V e 3 V, apresentadas na Figura 36.

Figura 36 – Desvio relativo da corrente de dreno em função da sobretensão de condução de com $V_{DS} = 50 \text{ mV}$ (A), $1,5 \text{ V}$ (B) e 3 V (C), com L_{HD} variando $\pm 30 \text{ nm}$.

Fonte: Alves, 2017.

Pode-se observar que o descasamento da corrente de dreno é maior quando os dispositivos operam em inversão fraca. À medida que a sobretensão de condução aplicada aumenta, o dispositivo passa a operar em inversão forte e o desvio relativo diminui. Como exemplo, pode-se citar a razão $L_{LD}/L = 0,4$ com $V_{DS} = 1,5 \text{ V}$ no qual em inversão fraca ($V_{GT} = 0,25 \text{ V}$) o desvio relativo é de aproximadamente 5,3% e em inversão forte ($V_{GT} = 2,8 \text{ V}$) é de aproximadamente 0,44%. Conforme aumentamos a polarização de dreno, o desvio relativo da corrente em inversão forte aumenta, com $V_{DS} = 3 \text{ V}$, para os mesmos pontos, os desvios relativos são de aproximadamente 5,25% com V_{GT} de 0,25 V e aproximadamente 0,61% com V_{GT} de 2,8 V. Em inversão fraca o desvio relativo da corrente é maior que a variação imposta no comprimento efetivo de canal, seguindo o exemplo anterior, para a razão $L_{LD}/L = 0,4$ o desvio relativo da corrente passa a ser menor do que a variação imposta no comprimento efetivo de canal a partir de $V_{GT} = 0,74 \text{ V}$.

Posteriormente foi traçada a curva do desvio relativo da transcondutância em função da sobretensão de condução com polarização de dreno de 50 mV, 1.5 V e 3 V, os resultados são apresentados conforme Figura 37.

Figura 37 – Desvio relativo da transcondutância em função da sobretensão de condução de $V_{DS} = 50 \text{ mV}$ (A), $1,5 \text{ V}$ (B) e 3 V (C), com L_{HD} variando $\pm 30 \text{ nm}$.

Fonte: Alves, 2017.

É possível notar que conforme aumentamos a sobretensão de condução o desvio relativo da transcondutância tende a um valor inferior a 1% para todas as tensões de dreno aplicadas. Conforme aumentamos a polarização de dreno o desvio relativo aumenta, como exemplo a razão $L_{LD}/L = 0,3$ em $V_{GT} = 2,5 \text{ V}$ tem aproximadamente 0,3% com V_{DS} de 1,5 V e aproximadamente 0,88% com V_{DS} de 3V.

A partir dos resultados calculados foram extraídos os valores médios e desvios relativos da transcondutância para $V_{GT} = 200 \text{ mV}$ e $V_{DS} = 1,5 \text{ V}$, conforme apresentado na Tabela 13. Pode-se observar que a variação imposta no comprimento de canal efetivo é transferida diretamente ao desvio relativo da transcondutância, como exemplo a razão $L_{LD}/L = 0,2$ foi variado em 1,875% e apresentou um desvio relativo da transcondutância de 1,93%.

Tabela 13 – Valor médio e desvio relativo da transcondutância para GC SOI MOSFETs, extraído para $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V.

L_{LD}/L	$g_{m,mean}$ [μS]	$\sigma g_m/g_{m,mean}$ [%]
0,2	7,5	1,96
0,3	8,71	2,02
0,4	10,28	2,26
0,5	12,60	3,21

Fonte: Alves, 2017.

Em posse dos valores da tensão de limiar para cada dispositivo, foram simuladas as curvas I_{DS} em função de V_{DS} com sobretensão de condução de 0 mV, 200 mV, 400 mV, 600 mV e 800 mV, como exemplo a curva I_{DS} em função de V_{DS} com sobretensão de condução de 400 mV conforme pode ser visto na Figura 38.

Figura 38 – Curva I_{DS} em função de V_{DS} com sobretensão de condução $V_{GT} = 400$ mV com L_{HD} variando ± 30 nm.

Fonte: Alves, 2017.

Pode ser observado que conforme aumenta a razão L_{LD}/L , a corrente aumenta e ao atingir a saturação a corrente permanece praticamente constante. Conforme sobretensão de

condução é aumentada, os valores das correntes aumentam. A partir destas curvas, foi extraído o desvio relativo da corrente de dreno em função da tensão de dreno, conforme apresentado na Figura 39.

Figura 39 – Desvio relativo da corrente de dreno em função de V_{DS} com sobretensão de condução $V_{GT} = 0$ mV (A), 200 mV (B), 400 mV (C), 600 mV (D) e 800 mV (E), com L_{HD} variando ± 30 nm.

Fonte: Alves, 2017.

Pode-se observar que conforme se aumenta a sobretensão de condução o desvio relativo tende a diminuir, como exemplo a razão $L_{LD}/L = 0,3$ em $V_{DS} = 2 \text{ V}$ tem-se um desvio relativo de aproximadamente 2% com $V_{GT} = 200 \text{ mV}$ e aproximadamente 1,8% com $V_{GT} = 600 \text{ mV}$. A variação de $\pm 30 \text{ nm}$ na razão L_{LD}/L de 0,3 resulta em um desvio relativo de

aproximadamente 2,143%, quando aplicada uma sobretensão de condução mais baixa (no caso do exemplo – 2%) essa variação é transferida diretamente ao desvio relativo da corrente de dreno, já para valores mais altos da sobretensão de condução (no caso do exemplo – 1,8%), pode-se observar uma leve atenuação no desvio relativo da corrente.

A partir das curvas de corrente, foram extraídos os valores de condutância de dreno para cada dispositivo e calculado o valor médio e seu desvio relativo, conforme pode-se observar na Tabela 14.

Tabela 14 – Valor médio e desvio relativo da condutância de dreno para GC SOI MOSFETs, extraídos para $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V.

L_{LD}/L	$g_{D,mean}$ [nS]	$\sigma g_D/g_{D,mean}$ [%]
0,2	21,04	15,65
0,3	8,17	11,58
0,4	4,09	5,62
0,5	4,17	5,11

Fonte: Alves, 2017.

Pode-se observar que o desvio relativo da condutância de dreno é superior as variações impostas no comprimento efetivo de canal, como exemplo a razão $L_{LD}/L = 0,3$ que sofreu uma variação de 2,143% no comprimento efetivo do canal e apresenta um desvio relativo da condutância de dreno de 11,58%.

Foram calculados os valores de tensão Early, com sobretensão de condução de 200 mV, conforme Figura 40.

Figura 40 – Tensão Early em função da tensão de dreno com sobretensão de condução $V_{GT} = 200$ mV com L_{HD} variando ± 30 nm.

Fonte: Alves, 2017.

Para a tensão de dreno de 1,5 V foram extraídos os valores da tensão Early médias e os desvios relativos conforme apresentado na Tabela 15.

Tabela 15 – Tensão Early e desvio relativo obtidas a partir das simulações dos GC SOI MOSFETs com $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V com L_{HD} variando ± 30 nm.

L_{LD}/L	$V_{EA,mean}$ [V]	$\sigma V_{EA}/V_{EA,mean}$ [%]
0,2	43,37	17,61
0,3	127,69	14,09
0,4	301,15	7,96
0,5	367,14	2,05

Fonte: Alves, 2017.

Pode-se observar um aumento da tensão Early média conforme aumentamos a razão L_{LD}/L e o desvio relativo diminui. O desvio relativo da tensão Early mostrou-se maior do que

a variação imposta no comprimento de canal efetivo. Como exemplo pode-se citar o transistor com L_{LD}/L de 0,4 que apresenta uma variação de 2,5% em relação a L_{HD} , enquanto o desvio relativo observado para a tensão Early foi de 7,12%.

Foi calculado a ganho de tensão ($A_V = g_m/g_D$) para $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V, para cada dispositivo. Posteriormente, os ganhos de tensão médios e os desvios relativos foram obtidos estão presentes na Tabela 16.

Tabela 16 – Ganho de tensão e desvio relativo dos GC SOI MOSFETs com $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V com L_{HD} variando ± 30 nm.

L_{LD}/L	$A_{V,mean}$ [V/V]	$\sigma A_V/A_{V,mean}$ [%]
0,2	367,23	17,68
0,3	1078,46	14,05
0,4	2525,40	7,92
0,5	3022,65	2,42

Fonte: Alves, 2017.

Pode-se observar que conforme aumentamos a razão L_{LD}/L , o ganho de tensão aumenta e o desvio relativo diminui. Assim como observado no caso da tensão Early, o desvio relativo do ganho de tensão mostrou-se maior do que a variação imposta no comprimento efetivo de canal

De forma geral, o desvio relativo da tensão de limiar e da inclinação de sublimiar é menor que a variação imposta no comprimento efetivo do canal. O desvio relativo da transcondutância acaba sendo aproximadamente igual à variação imposta, e os desvio da condutância de saída, da tensão Early e do ganho de tensão são maiores que a variação imposta.

4.2 VARIAÇÃO DA CONCENTRAÇÃO DE DOPANTES

Após a análise da influência da variação do comprimento efetivo de canal sobre o descasamento das características elétricas dos transistores de canal gradual, foi realizada a análise da influência de possíveis desvios da concentração de dopantes da região fortemente dopada do canal.

Neste grupo de dispositivos simulados, as relações L_{LD}/L foram mantidas e foi imposta uma variação de $\pm 10\%$ na concentração de dopantes da região fortemente dopada do canal, fazendo com que a mesma varie entre $4,5 \cdot 10^{16}$ à $5,5 \cdot 10^{16} \text{ cm}^{-3}$.

Primeiramente foram extraídas as curvas de corrente de dreno em função da tensão de porta com passo de 1 mV, conforme mostra a Figura 41.

Figura 41 – Curva $I_{DS,mean}$ em função de V_{GT} para os GC SOI MOSFETs com concentração de $5 \cdot 10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$, $V_{DS} = 50 \text{ mV}$ (A), 1,5 V (B) e 3 V (C) e L_{LD}/L de 0.2, 0.3, 0.4, 0.5.

Fonte: Alves, 2017.

Foram extraídos os valores da tensão de limiar médio e desvio relativo, conforme apresentado na Tabela 17.

Tabela 17 – Valor médio e desvio relativo da tensão de limiar de GC SOI MOSFETs com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$, $V_{DS} = 50 \text{ mV}$ e L_{LD}/L de 0.2, 0.3, 0.4, 0.5.

L_{LD}/L	$V_{thf,mean} [\text{mV}]$	$\sigma V_{thf}/V_{thf,mean} [\%]$
0,2	318,67	18,35
0,3	315,67	18,53
0,4	311,00	18,97
0,5	303,67	19,26

Fonte: Alves, 2017.

Pode-se observar que os valores da tensão de limiar médio estão semelhantes aos valores encontrados quando variado o comprimento efetivo do canal, porém resultou em um maior desvio relativo. Como exemplo, pode-se citar a razão $L_{LD}/L = 0,3$ que apresentou $V_{thf,mean} = 316 \text{ mV}$ e $\sigma V_{thf}/V_{thf,mean} = 0,182\%$, enquanto com a variação de 10% na concentração da região fortemente dopada, resultou em $18,53\%$ de desvio em V_{thf} . Assim, pode-se concluir que as variações de tensão de limiar obtidas experimentalmente, devem-se principalmente às flutuações na concentração de dopantes na região fortemente dopada do canal.

A Tabela 18 apresenta a inclinação de sublimiar média e seu desvio relativo. Pode-se observar que os valores médios obtidos para a inclinação de sublimiar médio são bastante semelhantes aos valores encontrados quando variado o comprimento efetivo do canal, porém há um aumento do desvio relativo. Diferentemente do resultado obtido quando variado o comprimento efetivo do canal, a variação da concentração de dopantes gerou uma influência no desvio da inclinação de sublimiar.

Tabela 18 – Valor médio e desvio relativo da inclinação de sublimiar de GC SOI MOSFETs com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$, $V_{DS} = 50 \text{ mV}$ e L_{LD}/L de 0.2, 0.3, 0.4, 0.5.

L_{LD}/L	$S_{mean} [\text{mV/dec}]$	$\sigma S/S_{mean} [\%]$
0,2	65,7	0,30
0,3	66,1	0,31
0,4	66,9	0,48
0,5	68,3	0,44

Fonte: Alves, 2017.

Posteriormente, foi traçada a curva do desvio relativo da corrente de dreno em função da sobretensão de condução com polarização de dreno de 50 mV, 1.5 V e 3 V, os resultados são apresentados conforme apresentado na Figura 42.

Figura 42 – Desvio relativo da corrente de dreno em função da sobretensão de condução de $V_{DS} = 50 \text{ mV}$ (A), 1,5V (B) e 3V (C), com concentração de $5 \cdot 10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$.

Fonte: Alves, 2017.

Pode ser observado um aumento do desvio relativo quando variada a concentração de dopantes em relação aos desvios relativos obtidos com a variação do comprimento efetivo de canal. Como exemplo usado anteriormente, com a razão $L_{LD}/L = 0,4$ e $V_{DS} = 1,5V$ obteve-se os valores de 5,3% e 0,44% para V_{GT} de 0,25 V e 2,8 V respectivamente, para a variação da concentração de dopantes tem-se os desvio relativos de 129% e 2,23% nos mesmos pontos. Conforme aumentamos a polarização de dreno o desvio relativo aumenta, como exemplo a razão $L_{LD}/L = 0,4$ com $V_{DS} = 3 \text{ V}$ em $V_{GT} = 0,25 \text{ V}$ tem aproximadamente 129% e em $V_{GT} = 2,8 \text{ V}$ tem aproximadamente 2,65%. O desvio relativo em inversão forte é menor do que a variação imposta na concentração de dopantes.

Foi traçada a curva do desvio relativo da transcondutância em função da sobretensão de condução com polarização de dreno de 50 mV, 1.5 V e 3 V, os resultados são apresentados conforme apresentado Figura 43.

Figura 43 – Desvio relativo da transcondutância em função da sobretensão de condução de $V_{DS} = 50 \text{ mV}$ (A), $1,5 \text{ V}$ (B) e 3 V (C), com concentração de $5 \cdot 10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$.

Fonte: Alves, 2017.

Ao se variar a concentração de dopantes o desvio relativo aumenta em relação aos desvios obtidos com a variação do comprimento efetivo de canal. Previamente foi utilizado o exemplo de $L_{LD}/L = 0,5$ em $V_{GT} = 2,5 \text{ V}$ variando-se a comprimento efetivo de canal, o qual apresentou os desvios relativos de 0,44%, 0,35% e 0,13% para V_{DS} de 50 mV, 1,5V e 3 V, respectivamente. Para a variação da concentração de dopantes no mesmo ponto tem-se os desvios de 1,72%, 1,22% e 0,53%, respectivamente. Conforme aumentamos a polarização de dreno o desvio relativo aumenta, como exemplo a razão $L_{LD}/L = 0,3$ em $V_{GT} = 1,5 \text{ V}$ tem aproximadamente 1,73% com V_{DS} de 1,5 V e aproximadamente 2,62% com V_{DS} de 3V.

A partir dos resultados calculados, foram extraídos os valores médios e desvios relativos da transcondutância para $V_{GT} = 200 \text{ mV}$ e $V_{DS} = 1,5 \text{ V}$, mostrado na Tabela 19. Pode-se observar que a variação imposta na concentração de dopantes é atenuada no desvio relativo da transcondutância, como exemplo a razão $L_{LD}/L = 0,2$ apresentou um desvio relativo da transcondutância de 1,82%.

Tabela 19 – Valor médio e desvio relativo da transcondutância para GC SOI MOSFETs, extraído para $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$.

L_{LD}/L	$g_{m,mean} [\mu S]$	$\sigma g_m/g_{m,mean} [\%]$
0,2	7,59	1,82
0,3	8,68	1,44
0,4	10,23	0,86
0,5	12,68	0,48

Fonte: Alves, 2017.

Em posse dos valores da tensão de limiar para cada dispositivo, foi simulada a curva I_{DS} em função de V_{DS} com sobretensão de condução de 0 mV, 200 mV, 400 mV, 600 mV e 800 mV. Como exemplo, é apresentada a curva I_{DS} em função de V_{DS} com sobretensão de condução de 600 mV na Figura 44.

Figura 44 – Curva I_{DS} em função de V_{DS} com sobretensão de condução $V_{GT} = 600$ mV com concentração de $5.10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$.

Fonte: Alves, 2017.

Foi extraído o desvio relativo da corrente de dreno em função da tensão de dreno, conforme apresentado na Figura 45.

Figura 45 – Desvio relativo da corrente de dreno em função de V_{DS} com sobretensão de condução $V_{GT} = 0$ mV (A), 200 mV (B), 400 mV (C) e 600 mV (D), com concentração de $5 \cdot 10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$.

Fonte: Alves, 2017.

Ao se variar a concentração de dopantes, o desvio relativo da corrente de dreno diminui em relação aos desvios relativos obtidos com a variação do comprimento efetivo de canal. Previamente foi utilizado o exemplo de $L_{LD}/L = 0,3$ em V_{GT} de 200 mV e 600 mV variando-se a comprimento efetivo de canal, o qual apresentou os desvios relativos de 2% e

1,8%, respectivamente. Para a variação da concentração de dopantes no mesmo ponto os desvios foram de 1,6% e 1,06%, respectivamente.

Ao se variar o comprimento efetivo do canal, conforme aumentamos a razão L_{LD}/L , o desvio relativo da corrente de dreno aumenta. Por outro lado, ao se variar a concentração de dopantes, conforme aumentamos a razão L_{LD}/L o desvio relativo da corrente de dreno diminui. A variação do comprimento efetivo do canal e da concentração de dopantes seguem tendências opostas, o que faz com que o desvio relativo da corrente de dreno seja atenuado.

A partir das curvas de corrente, foram extraídos os valores de condutância de dreno para cada dispositivo e calculado o valor médio e seu desvio relativo, conforme pode ser observado na Tabela 20.

Tabela 20 – Valor médio e desvio relativo da condutância de dreno para GC SOI MOSFETs, extraídos para $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V com concentração de $5 \cdot 10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$.

L_{LD}/L	$g_{D,mean}$ [nS]	$\sigma_{gD}/g_{D,mean}$ [%]
0,2	21,02	7,40
0,3	8,37	8,14
0,4	4,13	8,30
0,5	4,29	9,62

Fonte: Alves, 2017.

Pode-se observar que apesar do valor médio da condutância de dreno não variar muito quando comparado com os valores extraídos variando o comprimento de canal efetivo, o desvio relativo acaba sendo, de forma geral, menor do que os valores previamente encontrados. O desvio relativo acaba sendo menor do que a variação imposta, que é de 10%.

Foram calculados os valores de tensão Early, com sobretensão de condução de 200 mV, conforme apresentado na Figura 46.

Figura 46 – Tensão Early em função da tensão de dreno com sobretensão de condução $V_{GT} = 200$ mV com concentração de $5 \cdot 10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$.

Fonte: Alves, 2017.

Para a tensão de dreno de 1,5 V foram extraídos os valores da tensão Early conforme Tabela 21.

Tabela 21 – Tensão Early e desvio relativo dos GC SOI MOSFETs com $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V com concentração de $5 \cdot 10^{16} \text{ cm}^{-3}$ variando $\pm 10\%$.

L_{LD}/L	$V_{EA,mean}$ [V]	$\sigma V_{EA}/V_{EA,mean}$ [%]
0,2	42,8	5,34
0,3	121,3	6,92
0,4	289,5	7,76
0,5	355,7	9,05

Fonte: Alves, 2017.

Pode-se observar uma melhora na tensão Early média quando varia-se o comprimento efetivo do canal, como exemplo a razão $L_{LD}/L = 0,2$ que apresenta $V_{EA,mean} = 516,9$ V. Porém uma diminuição do desvio relativo da tensão Early quando variamos a concentração de dopantes, como exemplo a razão $L_{LD}/L = 0,2$ que apresenta 17,4% quando variado o

comprimento efetivo de canal. O desvio relativo da tensão Early está abaixo da variação provocada, que é de 10%.

Foi calculado a ganho de tensão ($A_V = g_m/g_D$) para $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V, para cada dispositivo, o ganho de tensão médio e o desvio relativo do ganho de tensão estão presentes na Tabela 22.

Tabela 22 – Ganho de tensão e desvio relativo dos GC SOI MOSFETs com $V_{GT} = 200$ mV e $V_{DS} = 1,5$ V concentração de 5.10^{16} cm⁻³ variando $\pm 10\%$.

L_{LD}/L	$A_{V,mean}$ [V/V]	$\sigma A_V/A_{V,mean}$ [%]
0,2	362,3	5,58
0,3	1041,9	6,68
0,4	2487,4	7,38
0,5	2973,6	9,09

Fonte: Alves, 2017.

Pode-se observar uma melhora no ganho de tensão médio quando variamos a concentração de dopantes, como exemplo a razão $L_{LD}/L = 0,3$ que apresenta 127,69 V/V. E também uma melhora do desvio relativo quando variado a concentração de dopantes, como exemplo a razão $L_{LD}/L = 0,3$ que apresenta 14,09%.

O desvio relativo do ganho de tensão, da tensão de limiar e da transcondutância acaba sendo maior que a variação imposta na concentração de dopantes, porém o desvio relativo da inclinação de sublimiar, da condutância de saída e da tensão Early acaba sendo menor que a variação imposta.

5 CONCLUSÕES

Inicialmente, neste trabalho de Mestrado, foi realizado um estudo teórico dos assuntos necessários para seu desenvolvimento. Após esse processo foi dado início às etapas de caracterização elétrica, simulações numéricas e tratamento de dados, com o intuito de comparar os resultados obtidos com os esperados teoricamente.

Foi estudado, através de medidas experimentais, o descasamento GC SOI MOSFETs com diferentes razões de L_{LD}/L , variando as condições de polarização, a fim de analisar as variações dos parâmetros de saída, como tensão de limiar, corrente, transcondutância, condutância de dreno, tensão Early e ganho de tensão.

Através das curvas obtidas foi possível observar que a tensão de limiar é altamente influenciada pela concentração de dopantes e é o fator que mais influencia no descasamento de transistores operando com baixas tensões de porta. Ao se aumentar a tensão de porta, o desvio tanto da corrente como da transcondutância diminuem, uma vez que o descasamento da tensão de limiar se torna menos significativo.

Foi observado que GC SOI MOSFETs apresentam maiores valores de corrente de dreno do que os transistores convencionais. Esses valores aumentam conforme aumentamos a razão L_{LD}/L , porém o desvio também aumenta devido à diminuição do comprimento efetivo. Ao se aumentar a tensão de porta o desvio passa a ser influenciado primordialmente pelo fator de corrente, que sofre pouca variação. Portanto, o transistor operando em inversão fraca apresenta maior desvio relativo da transcondutância, e conforme aumenta-se a tensão de porta aplicada esse desvio tende a um valor a 1%.

Quando a razão L_{LD}/L é aumentada, o comprimento efetivo de canal diminui e a corrente de dreno de saturação aumenta, e a condutância de saída é reduzida pela presença da região fracamente dopada, conseqüentemente, aumentando a tensão Early.

A menor condutância de saída associada ao aumento da transcondutância em transistores de canal gradual em relação aos transistores convencionais faz com que haja um aumento do ganho de tensão, porém um aumento do desvio relativo.

Foram realizadas simulações numéricas bidimensionais, impondo variações no comprimento e na concentração de dopantes da região fortemente dopada, com o objetivo de avaliar o impacto de cada uma destas variáveis sobre as características elétricas dos transistores de canal gradual.

As simulações variando o comprimento efetivo do canal em ± 30 nm e a concentração de dopantes do canal em $\pm 10\%$ mostraram que ambos os parâmetros influenciam no

descasamento dos transistores. A variação da concentração dos dopantes tem maior impacto no desvio relativo da tensão de limiar. Pode-se concluir então que o desvio relativo da tensão de limiar deve-se principalmente devido à flutuação da concentração de dopantes na região fortemente dopada.

Os outros parâmetros analisados sofrem maior influência da variação do comprimento efetivo do canal, como exemplo a razão $L_{LD}/L = 0,3$ que apresenta um desvio relativo de 13,9% na tensão Early e 14,09% no ganho de tensão quando variado o comprimento efetivo de canal e 6,92% e 6,68%, respectivamente, quando variado a concentração de dopantes.

A tendência do desvio relativo dos parâmetros analisados, ao se aplicar a variação do comprimento efetivo de canal e da concentração de dopantes, nem sempre segue a mesma tendência de aumento ou diminuição do desvio relativo. O que nos leva a concluir que caso haja a aplicação de ambas variações, essas tendências opostas acabam fazendo com que o desvio relativo acabe ficando em um meio termo. Como exemplo tem-se a condutância de dreno, o qual apresenta um desvio relativo maior do que a variação imposta no comprimento efetivo, porém um menor desvio relativo do que a variação imposta na concentração de dopantes.

Contudo, essa variação da concentração de dopantes é bem controlada pelos processos de fabricação. Já o controle da difusão dos dopantes entre a região altamente dopada e fracamente dopada não é tão precisa, principalmente em comprimentos de canais efetivos menores.

Apesar do aumento do desvio relativo nos GC SOI MOSFETs o aumento do ganho de tensão e da tensão Early em relação à dispositivos SOI convencionais pode acabar compensando o aumento do desvio relativo.

Como continuação do trabalho, pode-se simular estruturas que levam em consideração variações de outros parâmetros, tais como o comprimento total do canal juntamente com a variação do L_{LD} , além da inclusão de efeitos como a variação da temperatura.

REFERÊNCIAS

ASSALTI, R. **Influência de parâmetros tecnológicos e geométricos sobre o desempenho de transistores SOI de Canal Gradual**. Tese (Mestrado em Engenharia Elétrica) – Centro Universitário da FEI, São Bernardo do Campo, 2015.

BREWS, J. R. Subthreshold behaviour of uniformly and nonuniformly doped long-channel MOSFET. **IEEE Transactions on Electron Devices**, v. 26, n. 9, p. 1282-1291, 1979. Disponível em: <<http://ieeexplore.ieee.org/document/1480172/>>. Acesso em: 20 jan. 2016.

CERDEIRA, A. et al. Advantages of graded-channel SOI FD MOSFET for applications as a quasi-linear resistor. **IEEE Trans on Electron Devices**, v.52, n.5, p.967-972, 2005. Disponível em: <<http://ieeexplore.ieee.org/document/1424387/>>. Acesso em: 16 jan. 2016.

CHOI, J.Y.; FOSSUM, J.G. Analysis and control of floating-body bipolar effects in fully depletes submicrometer SOI MOSFETs. **IEEE Transactions on Electron Devices**, v.38, n.6, p.1384-1391, 1991. Disponível em: <<http://ieeexplore.ieee.org/document/81630/>>. Acesso em: 15 jan. 2016.

CHUANG, C.T. et al. SOI for digital CMOS VLSI: design considerations and advances. **Proceedings of the IEEE**, v. 86, n.4, p. 689-720, 1998. Disponível em: <<http://ieeexplore.ieee.org/document/663545/>>. Acesso em: 20 jan. 2016.

COLINGE, J. P. Fully-Depleted SOI CMOS for Analog Applications. **IEEE Transactions on Electron Devices**, vol. 45, n. 5, p. 1010-1016, 1998. Disponível em: <<http://ieeexplore.ieee.org/document/669511/>>. Acesso em: 15 jan. 2016

COLINGE, J.P.; COLINGE, C.A. **Physics of semiconductor devices**. 1st ed. Massachusetts: Kluwer Academic, 2002.

COLINGE, J.P. **Silicon-On-Insulator Technology: Materials to VLSI**. 3rd ed. Massachusetts: Kluwer Academic, 2004.

CROON, J.A. et al. An easy-to-use mismatch model for the MOS transistor. **IEEE Journal of Solid-State Circuits**, v.37, p. 1056-1064, 2002. Disponível em: <<http://ieeexplore.ieee.org/document/1020245/>>. Acesso em: 16 jan. 2016.

CROON, J. A. et al. Physical modeling and prediction of the matching properties of MOSFETs. **Proceeding of the 34th European Solid-State Device Research Conference**, p. 193-196, 2004. Disponível em: <<http://ieeexplore.ieee.org/document/1356522/>>. Acesso em: 16 jan. 2016.

DIFRENZA, R.; LLINARES, P.; GHIBAUDO, G.. A new model for the current factor mismatch in the MOS transistor. **Solid-State Electronics**, v.47, n.7, p. 1161-1171, 2003. Disponível em:

<https://www.researchgate.net/publication/238925601_A_new_model_for_the_current_factor_mismatch_in_the_MOS_transistor>. Acesso em: 16 jan. 2016.

FLANDRE, D. et al; Comparison of SOI versus bulk performances of CMOS micropower single-stage OTAs. **Electronics Letters**, v.30, n.23, p.1933-1934, 1994. Disponível em: <<http://ieeexplore.ieee.org/document/335665/>>. Acesso em: 16 jan. 2016.

FLANDRE, D. et al. Modelling and application of fully depleted SOI MOSFETs for low voltage, low power analogue CMOS circuits. **Solid-State Electronics**, v.39, n. 4, p. 455-460, 1996. Disponível em: <<http://www.sciencedirect.com/science/article/pii/0038110195001670>>. Acesso em: 16 jan. 2016.

GROESENEKEN, G. et al. Temperature dependence of threshold voltage in thin-film SOI MOSFETs. **IEEE Electron Device Letters**, v.11, n.8, p. 329-331, 1990. Disponível em: <<http://ieeexplore.ieee.org/document/57923/>>. Acesso em: 16 jan. 2016.

GUTIERREZ, E. A.; DEEN, J; CLAEYS, C. L. **Low temperature electronics: physics, devices, circuits and applications**. San Diego: Academic Press, 1991.

JENG, M. C. et al. The effects of source/drain resistance on deep submicrometer device performance. **IEEE Transactions on Electron Devices**, v.37, n.11, p. 2408-2410, 1990. Disponível em: <<http://ieeexplore.ieee.org/document/62301/>>. Acesso em: 16 jan. 2016.

KINGET, P. R. Device mismatch and tradeoffs in the design of analog circuits. **IEEE Journal of Solid-State Circuits**, vol. 40, p. 1212-1224, 2005. Disponível em: <<http://ieeexplore.ieee.org/document/1435599/>>. Acesso em: 16 jan. 2016.

KISTLER, N; et al. Sub-quarter-micrometer CMOS on ultrathin (400 Å) SOI. **IEEE Electronic Devices Letters**, v.13, p.235-237, 1992. Disponível em: <<http://ieeexplore.ieee.org/document/145038/>>. Acesso em: 16 jan. 2016.

KISTLER, N.; WOO, J. Detailed characterization and analysis of the breakdown voltage in fully depleted SOI n-MOSFET's. **IEEE Transactions on Electron Devices**, v.41, n.7, p.1217-1221, 1994. Disponível em: <<http://ieeexplore.ieee.org/document/293350/>>. Acesso em: 09 fev. 2016.

KRISHNAN, S.; FOSSUM, J.G. Grasping SOI floating-body effects. **IEEE Circuits and Devices Magazine**, v.14, n.4, p. 32-37, 1998. Disponível em: <<http://ieeexplore.ieee.org/abstract/document/708479/>>. Acesso em: 10 fev. 2016.

LAKER, K. R.; SANSEN, W. M. C. **Design of analog integrated circuits and systems**. New York: McGraw-Hill, 1994.

LIM, H.K.; FOSSUM, J.G. Threshold voltage of thin-film silicon-on-insulator (SOI) MOSFET's. **IEEE Transactions on Electron Devices**, v.30, p.1244-1251, 1983. Disponível em: <<http://ieeexplore.ieee.org/document/1483183/>>. Acesso em: 20 jan. 2016.

LIM, H.K.; FOSSUM, J.G. Current-voltage characteristics of thin-film SOI MOSFET's in strong inversion. **IEEE Transactions on Electron Devices**, v.31, p.401-408, 1984. Disponível em: <<http://ieeexplore.ieee.org/document/1483825/>>. Acesso em 1 mar. 2016.

MARTINO, J. A., PAVANELLO, M. A., VERDONCK, P. B. **Caracterização Elétrica de Tecnologia e Dispositivos MOS**. 1ª ed. Thomson, 2004.

MULLER, R. S.; KAMINS, T. I. **Device electronics for integrated circuits**. 2nd ed. New York: Wiley, 1986.

ORTIZ-CONDE, A. et al. A review of recent MOSFET threshold voltage extraction methods. **Microelectronics Reliability**, v.42, n.4-5, p. 583-596, 2002. Disponível em: <<http://www.sciencedirect.com/science/article/pii/S0026271402000276>>. Acesso em: 15 jan. 2016.

PAVANELLO, M.A. et al. The graded-channel SOI MOSFET to alleviate the parasitic bipolar effects and improve the output characteristics. In. **SILICON-ON-INSULATOR TECHNOLOGY AND DEVICES**, 9., 1999. **Proceedings...** Pennington: The Electrochemical Society, p.293-298, 1999.

PAVANELLO, M.A. et al. Analog performance and application of graded-channel fully depleted SOI MOSFETs. **Solid-State Electronics**, v.44, n.7, p.1219-1222, 2000. Disponível em: <<http://www.sciencedirect.com/science/article/pii/S0038110100000344>>. Acesso em: 15 jan. 2016.

PAVANELLO, M. A. **Projeto, fabricação e caracterização elétrica de uma nova estrutura para SOI MOSFET**, Tese (Doutorado em Engenharia Elétrica) – USP, São Paulo, 2000.

PAVANELLO, M. A. et al. An asymmetric channel SOI nMOSFET for reducing parasitic effects and improving output characteristics. **Electrochemical and Solid-State Letters**, v.1, p. 50-52, 2000. Disponível em: <<http://esl.ecsdl.org/content/3/1/50.full.pdf>>. Acesso em: 15 jan. 2016.

PAVANELLO, M. A.; MARTINO, J. A. ; FLANDRE, D. Graded-channel fully depleted silicon-on-insulator nMOSFET for reducing the parasitic bipolar effects. **Solid-State Electronics**, v.44, n.6, p.917-922, 2000. Disponível em: <<http://www.sciencedirect.com/science/article/pii/S0038110100000320>>. Acesso em: 17 jan. 2016.

PELGROM, M. J.; TUINHOUT, H. P.; VERTREGT, M. Transistor matching in analog CMOS applications. **International Electron Devices Meeting**, p. 915-918, 1998. Disponível em: <<http://ieeexplore.ieee.org/document/746503/>>. Acesso em: 16 jan. 2016.

SYNOPSIS. Sentaurus device user guide, 2010. Manual versão D-2010.03.

SAH, C. T. et al; Effect of zinc impurity in silicon solar-cell efficiency. **IEEE Transaction on Electron Devices**, v. 28, n. 3, p. 304-313, 1981. Disponível em: <<http://ieeexplore.ieee.org/document/1481485/>>. Acesso em: 20 jan. 2016.

SANCHEZ, J.J.; HSUEH, K.K.; DEMASSA, T.A. Drain-engineered heterostructure device structures: a review. **IEEE Transactions Electron Devices**, v.36, n.6, p.1125-1132, 1989. Disponível em: <<http://ieeexplore.ieee.org/document/24357/>>. Acesso em: 17 jan. 2016.

SEDRA, A. S.; SMITH, K. C. **Microeletrônica**. 5ª ed. São Paulo: Pearson Prentice Hall, 2007.

SILVEIRA, F. et al; A g_m/I_D based methodology for the design of CMOS analog circuits and its application to the synthesis of a silicon-on-insulator micropower OTA. **IEEE Journal of Solid-State Circuits**, v.31, n.9, p.1314-1319, 1996. Disponível em: <<http://ieeexplore.ieee.org/document/535416/>>. Acesso em: 15 jan. 2016.

SOUZA, M. de. **Desenvolvimento de um modelo analítico contínuo para transistores GC SOI nMOSFETs**. Tese (Mestrado em Engenharia elétrica) – USP, São Paulo, 2005.

SOUZA, M. de; FLANDRE, D.; PAVANELLO, M. A. Study of matching properties of graded-channel SOI MOSFETs. **Journal of Integrated Circuits and Systems**, v. 3, n. 2, p. 69-75, 2008.

SOUZA, M. de. **Modelagem simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas**. Tese (Doutorado em Engenharia Elétrica) – USP, São Paulo, 2008.

SZE, S.M. **Physics of semiconductor devices**. 2nd ed. New York: John Wiley and Sons, 1981.

VANCAILLIE L. et al. MOSFET mismatch in weak/moderate inversion: model needs and implications for analog design. **Proceedings of the European Solid-State Circuits Conference**, p. 671-674, 2003. Disponível em: <<http://ieeexplore.ieee.org/document/1257224/>>. Acesso em: 18 jan, 2016.

VEERARAGHAVAN, S.; FOSSUM, J.G. A physical short-channel model for the thin-film SOI MOSFET applicable to device and circuit CAD. **IEEE Transactions on Electron Devices**, v.35, p. 1866-1875, 1988. Disponível em: <<http://ieeexplore.ieee.org/abstract/document/7399/>>. Acesso em: 20 jan. 2016.

VITTOZ, E.A. Low power design: ways to approach the limits. In: INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE (ISSCC), 41st, 1994, San Francisco.

Proceedings... IEEE, p. 14-18, 1994. Disponível em:
<<http://ieeexplore.ieee.org/document/344744/>>. Acesso em: 16 jan. 2016.

YOSHIMI, M. et al. Observation of mobility enhancement in ultrathin SOI MOSFETs. **Electronics Letters**, v.24, n.17, p.1078-1079, 1988. Disponível em:
<<http://ieeexplore.ieee.org/document/191746/>>. Acesso em: 15 jan. 2016.

YOSHIMI, M. et al. Two-dimensional simulation and measurement of high-performance MOSFETs made on a very thin SOI film. **IEEE Transactions on Electron Devices**, v.36, n.3, p.493-503, 1989. Disponível em: <<http://ieeexplore.ieee.org/document/19959>>. Acesso em: 14 fev. 2016.

YOUNG, K.K. Short-channel effect in fully depleted SOI MOSFETs. **IEEE Transactions on Electron Devices**. v.36, n.2, p.399-402, 1989. Disponível em:
<<http://ieeexplore.ieee.org/document/19942/>>. Acesso em: 15 jan. 2016.

APÊNDICE A – LAYOUT DOS CHIPS

Layout MPC57 SET XX CHIP 2 OCT2008.

Layout MPC57 SET XX CHIP 13 OCT2008.

APÊNDICE B – ARQUIVOS SENTAURUS

Arquivo para gerar um dispositivo de canal gradual no Sentaurus *Strucutre*.

```

;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; sde -e -l xx.scm      ;;
;; tecplot_sv xx_msh.tdr ;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;

; Limpa
(sde:clear)

; Dimensoes
(define L      (/ @L@ 1000))
(define Lld    (/ @Lld@ 1000))
(define Lhd    (- L Lld))
(define Lfonte 0.25)
(define W      1)
(define tox     0.031)
(define tsi     0.08)
(define toxb    0.39)
(define Nah     @Nah@)
(define Nal     1e+15)
(define Nd      1e+21)

(define RefinoDrenoDist 0.020)
(define RefinoDrenoCanalDist0.020)

; Nome
(define nome          "GC_L_@L@_Lld_@Lld@_Nhd_@Nah@")

;;;;;;;;;;;;;;;;
;; REGIOES ;;
;;;;;;;;;;;;;;;;

; Define o óxido enterrado
(define r1 (sdegeo:create-rectangle
  (position (- (+ (/ L 2) Lfonte)) (- (/ toxb 2)) 0.0)
  (position (+ (/ L 2) Lfonte) (/ toxb 2) 0.0)
  "Oxide" "region_corpo"
))
)

; Define a fonte
(define r2 (sdegeo:create-rectangle
  (position (- (+ (/ L 2) Lfonte)) (/ toxb 2) 0.0)
  (position (- (- (/ L 2) 0.1)) (+ (/ toxb 2) tsi) 0.0)
  "Silicon" "region_fonte"
))
)

; Define LHD
(define r3 (sdegeo:create-rectangle
  (position (- (- (/ L 2) 0.1)) (/ toxb 2) 0.0)
  (position (+ (- (/ L 2)) Lhd) (+ (/ toxb 2) tsi) 0.0)
  "Silicon" "LHD"
))
)

```

```

; Define LLD
(define r4 (sdegeo:create-rectangle
  (position (+ (- (/ L 2)) Lhd) (/ toxb 2) 0.0)
  (position (- (/ L 2) 0.1) (+ (/ toxb 2) tsi) 0.0)
  "Silicon" "LLD"
  )
)

; Define o dreno
(define r5 (sdegeo:create-rectangle
  (position (- (/ L 2) 0.1) (/ toxb 2) 0.0)
  (position (+ (/ L 2) Lfonte) (+ (/ toxb 2) tsi) 0.0)
  "Silicon" "region_dreno"
  )
)

; Define o óxido de porta
(define r6 (sdegeo:create-rectangle
  (position (- (/ L 2)) (+ (/ toxb 2) tsi) 0.0)
  (position (+ (/ L 2)) (+ (+ (/ toxb 2) tsi) tox) 0.0)
  "Oxide" "region_oxporta"
  )
)

;;;;;;;;;;;;;;
;; CONTATOS ;;
;;;;;;;;;;;;;;
;Insere ponto
(sdegeo:insert-vertex (position (+ (- (+ (/ L 2) Lfonte)) 0.1) (+ (/
toxb 2) tsi) 0))

(sdegeo:insert-vertex (position (- (+ (/ L 2) Lfonte) 0.1) (+ (/ toxb
2) tsi) 0))

(sdegeo:define-contact-set "fonte" 4 (color:rgb 1 0 0 ) "##" )
(sdegeo:define-contact-set "dreno" 4 (color:rgb 1 0 0 ) "##" )
(sdegeo:define-contact-set "porta" 4 (color:rgb 1 0 0 ) "##" )
(sdegeo:define-contact-set "corpo" 4 (color:rgb 1 0 0 ) "##" )

; Contato de fonte
(sdegeo:set-current-contact-set "fonte")
(sdegeo:define-2d-contact (list (car (find-edge-id (position (+ (- (+
(/ L 2) Lfonte)) 0.05) (+ (/ toxb 2) tsi) 0)))) "fonte")

; Contato de dreno
(sdegeo:set-current-contact-set "dreno")
(sdegeo:define-2d-contact (list (car (find-edge-id (position (- (+ (/ L
2) Lfonte) 0.05) (+ (/ toxb 2) tsi) 0)))) "dreno")
; Contato de porta
(sdegeo:set-current-contact-set "porta")
(sdegeo:define-2d-contact (list (car (find-edge-id (position 0 (+ (+ (/
toxb 2) tsi) tox) 0)))) "porta")

; Contato de corpo
(sdegeo:set-current-contact-set "corpo")
(sdegeo:define-2d-contact (list (car (find-edge-id (position 0 (- (/
toxb 2)) 0)))) "corpo")

```

```

;;;;;;;;;;
;; DOPAGEM ;;
;;;;;;;;;;

; Fonte
(sdedr:define-constant-profile      "ConstantProfileDefinition_fontedreno"
"ArsenicActiveConcentration" Nd)

(sdedr:define-constant-profile-region  "ConstantProfilePlacement_fonte"
"ConstantProfileDefinition_fontedreno" "region_fonte")

; Dreno
(sdedr:define-constant-profile      "ConstantProfileDefinition_fontedreno"
"ArsenicActiveConcentration" Nd)

(sdedr:define-constant-profile-region  "ConstantProfilePlacement_dreno"
"ConstantProfileDefinition_fontedreno" "region_dreno")

; LHD
(sdedr:define-constant-profile          "ConstantProfileDefinition_LHD"
"BoronActiveConcentration" Nah)

(sdedr:define-constant-profile-region    "ConstantProfilePlacement_LHD"
"ConstantProfileDefinition_LHD" "LHD")

; LLD
(sdedr:define-constant-profile          "ConstantProfileDefinition_LLD"
"BoronActiveConcentration" Nal)

(sdedr:define-constant-profile-region    "ConstantProfilePlacement_LLD"
"ConstantProfileDefinition_LLD" "LLD")

; Definição refino
(sdedr:define-refinement-size "RefinementDefinition_interface" (/ L 50)
(/ tsi 20) (/ L 100) (/ tsi 40) )
(sdedr:define-refeval-window  "Refino0" "Rectangle" (position (+ (- (/
L 2)) 0.09) (/ toxb 2) 0) (position (+ (- (/ L 2)) 0.11) (+ (/ toxb 2)
tsi) 0))
(sdedr:define-refinement-placement                                "Ref0"
"RefinementDefinition_interface" "Refino0")

(sdedr:define-refeval-window  "Refino1" "Rectangle" (position (- (+ (-
(/ L 2)) Lhd) 0.01) (/ toxb 2) 0) (position (+ (+ (- (/ L 2)) Lhd)
0.01) (+ (/ toxb 2) tsi) 0))
(sdedr:define-refinement-placement                                "Ref1"
"RefinementDefinition_interface" "Refino1")

(sdedr:define-refeval-window  "Refino2" "Rectangle" (position (- (/ L
2) 0.11) (/ toxb 2) 0) (position (- (/ L 2) 0.09) (+ (/ toxb 2) tsi)
0))
(sdedr:define-refinement-placement                                "Ref2"
"RefinementDefinition_interface" "Refino2")

(sdedr:define-refeval-window  "Refino3" "Rectangle" (position (- (/ L
2)) (- (+ (/ toxb 2) tsi) 0.01) 0) (position (/ L 2) (+ (+ (/ toxb 2)
tsi) 0.01) 0))
(sdedr:define-refinement-placement                                "Ref3"
"RefinementDefinition_interface" "Refino3")

```

```

(sdedr:define-refeval-window "Refino4" "Rectangle" (position (- (/ L
2)) (- (/ toxb 2) 0.01) 0) (position (/ L 2) (+ (/ toxb 2) 0.01) 0))
(sdedr:define-refinement-placement "Ref4"
"RefinementDefinition_interface" "Refino4")

(sdedr:define-refinement-size "RefinementDefinition_fontedreno" (/
Lfonte 20) (/ tsi 10) (/ Lfonte 40) (/ tsi 20) )
(sdedr:define-refinement-region "RefinementPlacement_fonte"
"RefinementDefinition_fontedreno" "region_fonte" )

(sdedr:define-refinement-size "RefinementDefinition_fontedreno" (/
Lfonte 20) (/ tsi 10) (/ Lfonte 40) (/ tsi 20) )
(sdedr:define-refinement-region "RefinementPlacement_dreno"
"RefinementDefinition_fontedreno" "region_dreno" )

(sdedr:define-refinement-size "RefinementDefinition_LHD" (/ L 20) (/
tsi 10) (/ L 40) (/ tsi 20) )
(sdedr:define-refinement-region "RefinementPlacement_LHD"
"RefinementDefinition_LHD" "LHD" )

(sdedr:define-refinement-size "RefinementDefinition_LLD" (/ L 20) (/
tsi 10) (/ L 40) (/ tsi 20) )
(sdedr:define-refinement-region "RefinementPlacement_LLD"
"RefinementDefinition_LLD" "LLD" )

(sdedr:define-refinement-size "RefinementDefinition_oxporta" (/ L 10)
(/ tox 1) (/ L 20) (/ tox 2) )
(sdedr:define-refinement-region "RefinementPlacement_oxporta"
"RefinementDefinition_oxporta" "region_oxporta" )

(sdedr:define-refinement-size "RefinementDefinition_corpo" (/ (+ L (*
Lfonte 2)) 20) (/ toxb 10) (/ (+ L (* Lfonte 2)) 40) (/ toxb 20))
(sdedr:define-refinement-region "RefinementPlacement_corpo"
"RefinementDefinition_corpo" "region_corpo" )

(sde:set-meshing-command "snmesh -a -c boxmethod")
(sdedr:append-cmd-file "")

(sde:save-model "GC_L_@L@_Lld_@Lld@_Nhd_@Nah@")
(sde:build-mesh "snmesh" "-a" "-c" "boxmethod"
"GC_L_@L@_Lld_@Lld@_Nhd_@Nah@")

"Meshing successful"

```

Arquivo de simulação I_{DS} x V_{GS} de dispositivo no Sentaurus *Device*.

```

Device Q1{
  Electrode{
    {Name="fonte" Voltage=0.000 DistResist=2e-6}
    {Name="dreno" Voltage=0.000 DistResist=2e-6}
    {Name="porta" Voltage=0.000 workfunction=4.15}
    {Name="corpo" Voltage=0.000 workfunction=4.95}
  }
  File {
    * input files:

```

```

Grid = "GC_L_@L@_Lld_@Lld@_Nhd_@Nah@_msh.tdr"
Doping = "GC_L_@L@_Lld_@Lld@_Nhd_@Nah@_msh.tdr"
Parameter = "models.par"
}
Physics(
    MaterialInterface="Silicon/Oxide") {
    charge(Conc=7.3e+10)
}
Physics{
    Mobility(PhuMob
        Enormal
        HighFieldSaturation
        DopingDependence)
    Recombination(SRH(DopingDep) Auger Avalanche)
    EffectiveIntrinsicDensity(BandGapNarrowing (OldSlotboom))
    Temperature=300
}
}

System {
    Vsource_pset Vg (b a) {dc=0.0}
    Vsource_pset Vd (c a) {dc=0.0}
    Q1 nmos("fonte"=a "dreno"=c "porta"=b "corpo"=a)
    Plot "IdxVg_Vds_50mV_GC_L_@L@_Lld_@Lld@_Nhd_@Nah@.txt" (v(b a) v(c
a) i(nmos c))
    Set (a=0)
}

File{
    * output files:
    Plot = "IdxVg_Vds_50mV_GC_L_@L@_Lld_@Lld@_Nhd_@Nah@_des.tdr"
    Current = "IdxVg_Vds_50mV_GC_L_@L@_Lld_@Lld@_Nhd_@Nah@_des.plt"
    Output = "IdxVg_Vds_50mV_GC_L_@L@_Lld_@Lld@_Nhd_@Nah@_des.log"
}
Plot {
    eDensity hDensity eCurrent hCurrent
    Potential SpaceCharge ElectricField
    eMobility hMobility eVelocity hVelocity
    Doping DonorConcentration AcceptorConcentration
}
Math {
    Extrapolate
    RelErrControl
    Digits=4
    Notdamped=50
    iterations=100
    NoCheckTransientError
}
Solve {
    #-initial solution:
    Poisson
    Coupled{Poisson Electron hole}
    #-ramp gate:
    Quasistationary(Maxstep= 0.01 Minstep=1e-6
        Goal{Parameter=Vd.dc Value=0.05})
        {Coupled{Poisson Electron hole}CurrentPlot (Time = (-1))}
    Quasistationary(Maxstep= 0.01 Minstep=1e-6
        Goal{Parameter=Vg.dc Value=3})
}

```

```
      {Coupled{Poisson  Electron  hole}CurrentPlot  (Time=(range=(0
1) intervals=3000))}
}
```

Arquivo de simulação I_{DS} x V_{DS} de dispositivo no Sentaurus *Device*.

```

Device Q1{
  Electrode{
    {Name="fonte" Voltage=0.000 DistResist=2e-6}
    {Name="dreno" Voltage=0.000 DistResist=2e-6}
    {Name="porta" Voltage=0.000 workfunction=4.15}
    {Name="corpo" Voltage=0.000 workfunction=4.95}
  }
  File {
    * input files:
    Grid = "GC_L_@L@_Lld_@Lld@_Nhd_@Nah@_msh.tdr"
    Doping = "GC_L_@L@_Lld_@Lld@_Nhd_@Nah@_msh.tdr"
    Parameter = "models.par"
  }
  Physics(
    MaterialInterface="Silicon/Oxide") {
    charge(Conc=7.3e+10)
  }
  Physics{
    Mobility(PhuMob
      Enormal
      HighFieldSaturation
      DopingDependence)
    Recombination(SRH(DopingDep) Auger Avalanche)
    EffectiveIntrinsicDensity(BandGapNarrowing (OldSlotboom))
    Temperature=300
  }
}

System {
  Vsource_pset Vg (b a) {dc=0.0}
  Vsource_pset Vd (c a) {dc=0.0}
  Q1 nmos("fonte"=a "dreno"=c "porta"=b "corpo"=a)
  Plot "IdxVd_Vgt_@Vg@_GC_L_@L@_Lld_@Lld@_Nhd_@Nah@.txt" (v(b a) v(c
a) i(nmos c))
  Set (a=0)
}

File{
  * output files:
  Plot = " IdxVd_Vgt_@Vg@_GC_L_@L@_Lld_@Lld@_Nhd_@Nah@.tdr"
  Current = "IdxVd_Vgt_@Vg@_GC_L_@L@_Lld_@Lld@_Nhd_@Nah@_des.plt"
  Output = "IdxVd_Vgt_@Vg@_GC_L_@L@_Lld_@Lld@_Nhd_@Nah@_des.log"
}
Plot {
  eDensity hDensity eCurrent hCurrent
  Potential SpaceCharge ElectricField
  eMobility hMobility eVelocity hVelocity
  Doping DonorConcentration AcceptorConcentration
}
Math {
  Extrapolate
  RelErrControl
  Digits=4
  Notdamped=50
  iterations=100
}

```

```

        NoCheckTransientError
    }
    Solve {
        #-initial solution:
        Poisson
        Coupled{Poisson Electron hole}
        #-ramp gate:
        Quasistationary(Maxstep= 0.01 Minstep=1e-6
            Goal{Parameter=Vg.dc Value=@Vg@})
            {Coupled{Poisson Electron hole}CurrentPlot (Time = (-1))}
        Quasistationary(Maxstep= 0.01 Minstep=1e-6
            Goal{Parameter=Vd.dc Value=3})
            {Coupled{Poisson Electron hole}CurrentPlot (Time=(range=(0
1) intervals=3000))}
    }

```


Arquivo *models.par* para ajuste das simulações com os resultados experimentais:

```
Material = "Silicon" {

PhuMob:
{ * Philips Unified Mobility Model:
    mumax_As = 1.100e+03 # [cm^2/Vs]
}

EnormalDependence
{ * mu_Enorm^(-1) = mu_ac^(-1) + mu_sr^(-1) with:
    * mu_ac = B / Enorm + C (T/T0)^(-k) ((N+N2)/N0)^lambda / Enorm^(1/3)
    * mu_sr^-1 = Enorm^(A+alpha*n/(N+N1)^nu) / delta + Enorm^3 / eta
    * EnormalDependence is added with factor exp(-l/l_crit), where l is
    * the distance to the nearest point of semiconductor/insulator
    interface.
    * Factor is equal to 1 if l_crit > 100.
        B = 1.0000e+07 , 9.9250e+06 # [cm/s]
        C = 3.7000e+02 , 2.9470e+03 # [cm^(5/3)/(V^(2/3)s)]
    }

HighFieldDependence:
{ * Caughey-Thomas model:
    * mu_highfield = ( (alpha+1)*mu_lowfield ) /
    * ( alpha + ( 1 + ( (alpha+1)*mu_lowfield*E/vsat)^beta
    )^(1/beta) )
    * beta = beta0 (T/T0)^betaexp.
        beta0 = 1.5 , 1.213 # [1]
        betaexp = 0.66 , 0.17 # [1]
        alpha = 0.0000e+00 , 0.0000e+00 # [1]
    }

vanOverstraetendeMan * Impact Ionization:
{ * G_impact = alpha_n n v_drift_n + alpha_p p v_drift_p
    * with alpha = gamma a exp(-b gamma/E) for E<E0 (low) and E>E0
    (high)
    * with gamma = tanh(hbarOmega/(2kT0)) / tanh(hbarOmega/(2kT))
        a(low) = 2.0000e+06 , 1.5820e+06 # [1/cm]
        a(high) = 2.0000e+06 , 6.7100e+05 # [1/cm]
        b(low) = 2.5000e+06 , 2.0360e+06 # [V/cm]
        b(high) = 2.5000e+06 , 1.6930e+06 # [V/cm]
        E0 = 4.0000e+05 , 4.0000e+05 # [V/cm]
        hbarOmega = 0.063 , 0.063 # [eV]
    }
}
```

APÊNDICE C – TRABALHOS PUBLICADOS

Os resultados obtidos neste trabalho permitiram a submissão e aceitação para apresentação oral do seguinte artigo:

“Experimental Evaluation of Mismatching on the Analog Characteristics of GC SOI MOSFETs”

Camila Restani Alves, Marcelo Antonio Pavanello, Denis Flandre e Michelly de Souza

32nd Symposium on Microelectronics Technology and Devices. Fortaleza - Brasil