Повышение скорости работы многоразрядного двоичного умножителя

А.Н. Якунин¹, Аунг Мьо Сан²

Национальный исследовательский университет «МИЭТ», г. Москва

¹yakunin.alexey@gmail.com; ²aungmyosan61028@gmail.com

Аннотация — В данной статье рассмотрены два типа многоразрядных двоичных умножителей, реализующих арифметическое умножение двух положительных чисел с фиксированной точкой: ведический умножитель и модифицированный древовидный умножитель. В работе проведено моделирование обеих архитектур для 8×8, 16×16, 32×32 - разрядных двоичных умножителей в среде САПР *Quartus II* на базе ПЛИС *Altera EP2SGX30DF780C3* семейства *Stratix-II-GX*. Выполнен их сравнительный анализ по аппаратным и временным затратам. По результату сравнений при реализации 32×32 - разрядного двоичного умножителя умножитель, предложенный в этой работе, даёт выигрыш по скорости до 23% по сравнению с ведическим умножителем. Аппаратные затраты в предложенном умножителе снижаются на 22% по сравнению с ведическим умножителем. Кроме того, предложенную структуру можно масштабировать на большее количество разрядов, например 64×64, 128×128, 256×256 битов и т.д.

Ключевые слова - двоичный умножитель; полусумматор; полный сумматор; параллельно-префиксный сумматор (ППС); сумматор с запоминанием переноса (СЗП); ведический умножитель (ВУ); ALUTs; время задержки.

I. ВВЕДЕНИЕ

На сегодняшний день в цифровой схемотехнике большое внимание уделяется быстродействию работы устройств, реализующих арифметические операции, такие как сложение, вычитание, умножение, деление и т.д. [1]. Аппаратная реализация арифметических операций над двоичными числами является важным архитектурным элементом в микропроцессорах, цифровых сигнальных процессорах, математических сопроцессорах и других приложениях [2]. Многие арифметические операции опираются на сложение, поэтому имея аппаратную структуру сумматора становится возможным реализовать умножение путём повторного сложения, вычитание путём логического отрицания одного операнда и деление путём повторного вычитания [3]. При схемной реализации выполнения арифметических операций чем меньше время задержки поступления данных на выход действующего устройства, тем выше его скорость работы. Одним из способов сокращения временных затрат является переход к параллельной архитектуре действующего устройства, в которой применяются

базовые логические элементы: «НЕ», «И», «ИЛИ», «И-НЕ», «ИЛИ-НЕ» и т.д.

Умножитель – это логический комбинационный узел, выполняющий операцию умножения двух двоичных чисел. Умножители входят в состав более сложных цифровых устройств, например арифметико-логических устройств (АЛУ). Поэтому аппаратная реализация эффективного умножителя необходима для повышения быстродействия АЛУ и, следовательно, процессора в целом.

В последнее десятилетие было изучено и разработано множество структур многоразрядных двоичных умножителей, построенных на основе различных методов ускорения умножения. По принципу суммирования частичных произведений, которые формируются путём умножения отдельных разрядов множителя на всё множимое, двоичные умножители подразделяются на матричные и древовидные. В обеих структурах для суммирования частичных произведений широко применяются массивы взаимосвязанных комбинационных двоичных сумматоров. В реализации матричных умножителей двоичные сумматоры формируются в виде матрицы, а в древовидных – в виде дерева. Существующими вариантами матричных структур являются умножитель Брауна, умножитель Бо-були и умножитель Пезариса [4]. В них операция умножения сводится к параллельному формированию битов из n -разрядных частичных произведений с последующим их суммированием с помощью матриц сумматоров.

Сокращение времени выполнения суммирования частичных произведений в матричных умножителях реализуется в схемах, построенных по древовидной структуре. Если в матричных умножителях для суммирования n частичных произведений требуется n строк сумматоров, то в древовидных схемах количество каскадов сумматоров пропорционально $\log_2 n$. Это приводит к сокращению времени вычисления суммирования частичных произведений. Однако при аппаратной реализации таких умножителей требуются дополнительные связи для объединения разрядов, имеющих одинаковых вес. Из-за этого их аппаратные затраты выше. К древовидным умножителям относятся умножитель со схемой

перевернутого дерева [4], умножитель Уоллеса [4, 5], умножитель Дадда [4, 6].

В настоящее время к умножителям, реализующим аппаратные методы ускорения, относятся ведические умножители. Такой тип умножителя построен на основе ведической математики. Подробности ведической математики и реализации ведического умножителя рассмотрены в работе [7]. В ней проведено сравнение аппаратных и временных затрат ведического умножителя с другими умножителями, такими как матричный умножитель, умножитель с деревом Уоллеса и умножитель Бута. В результате сравнения в этой работе выявлено, что ведический умножитель обладает минимальной задержкой по сравнению с другими умножителями.

В данной работе рассмотрены два типа многоразрядных двоичных умножителей: ведический умножитель и модифицированный древовидный умножитель. Моделирование умножителей обеих схем для разрядностей 8×8 , 16×16 и 32×32 проведено в среде САПР *Quartus II* на базе ПЛИС *Altera EP2SGX30DF780C3* семейства *Stratix-II-GX* и выполнен их сравнительный анализ. Для оценки аппаратных и временных затрат обоих умножителей определены следующие параметры: аппаратная сложность по количеству логических блоков ПЛИС (единицей измерения в *Quartus II* являются так называемые ALUTs [8]) и максимальное время задержки. Достоверность выполнения операции умножения двоичных чисел подтверждена временными диаграммами результатов моделирования.

При аппаратной реализации многоразрядных двоичных умножителей сумматоры играют важную роль для выполнения суммирования частичных произведений. Поэтому прежде всего в работе проанализированы полусумматор и полный сумматор для сложения двух одноразрядных двоичных чисел. Затем для сложения двух многоразрядных двоичных чисел реализован параллельно-префиксный сумматор.

II. АППАРАТНАЯ РЕАЛИЗАЦИЯ ДВОИЧНЫХ СУММАТОРОВ

A. Полусумматор и полный сумматор

Одноразрядные сумматоры выполняют сложение двух одноразрядных двоичных слагаемых. По числу входов и выходов одноразрядные двоичные сумматоры можно разделить на полусумматор и полный сумматор. Полусумматор имеет два входа (A и B) и два выхода (S и C_{out}). S – это сумма A и B . Если A и B равны 1, то выход S должен стать равным 2, но такое число не может быть представлено в виде одного двоичного разряда. В этом случае результат указывается вместе с переносом C_{out} в следующий разряд. Таблица истинности отражает работу полусумматора, а логические уравнения и схемная реализация полусумматора показаны на рис.1а. Буквы *HA* (*Half Adder*) используются для обозначения полного сумматора.

Полный сумматор имеет три входа: A и B – разряды слагаемых и C_{in} – перенос из предыдущего (младшего) разряда; и два выхода: S – сумма по данному разряду и C_{out} – перенос в следующий разряд.

Таблица истинности полусумматора

$N_{\text{набора}}$	Входы		Выходы	
	A	B	S	P_{out}
0	0	0	0	0
1	0	1	1	0
2	1	0	1	0
3	1	1	0	1

$$S = \bar{A}B + A\bar{B} = A \oplus B$$

$$P_{out} = AB$$

Таблица истинности полного сумматора

$N_{\text{набора}}$	Входы			Выходы	
	A	B	P_{in}	S	P_{out}
0	0	0	0	0	0
1	0	0	1	1	0
2	0	1	0	1	0
3	0	1	1	0	1
4	1	0	0	1	0
5	1	0	1	0	1
6	1	1	0	0	1
7	1	1	1	1	1

$$S = A \oplus B \oplus P_{in}$$

$$P_{out} = AB + (A \oplus B)P_{in}$$

Рис. 1. а – полусумматор; б – полный сумматор

Работу полного сумматора отражает таблица истинности, а схемная реализация и логические уравнения полного сумматора показаны на рис.1б. Буквы *FA* (*Full Adder*) используются для обозначения полного сумматора.

B. Параллельно-префиксный сумматор (ППС)

Сложение двух многоразрядных двоичных чисел может быть представлено схемой, состоящей из трёх каскадов (рис. 2) [9]: каскада предвычисления, каскада формирования параллельно-префиксного дерева и каскада формирования результата. На первом каскаде осуществляется предварительное вычисление битов $g_i = A_i B_i$, генерирующих сигнал переноса, битов $h_i = A_i \oplus B_i$, передающих сигнал переноса для любого входных операндов, $0 \leq i \leq n-1$.

На втором каскаде группа сигналов генерации переноса $G_{i:k}$ и распространения переноса $H_{i:k}$ вычисляется для каждого бита $0 \leq i \leq n-1$ по следующим логическим уравнениям:

$$G_{i:k} = \begin{cases} g_i; & \text{если } i = k \\ G_{[i:j]} + H_{[i:j]} \cdot G_{[j-1:k]}; & \text{в противном случае} \end{cases} \quad (1)$$

$$H_{i:k} = \begin{cases} h_i; & \text{если } i = k \\ H_{[i:j]} \cdot H_{[j-1:k]}; & \text{в противном случае} \end{cases} \quad (2)$$

Используя уравнения (1) и (2), и $G_{i:k}$ и $H_{i:k}$ используют входы из верхней части, охватывающей биты $i:j$, и из нижней части, охватывающей биты $j-1:k$. Затем эти части объединяются для формирования дерева сигналов генерации и

распространения всего переноса, охватывающего биты $i:k$.

Используя сигналы $G_{i:k}$ из второго каскада, на последнем каскаде вычисляются выходные биты суммы S_i и бит выходного переноса по следующим формулам:

$$P_i = G_{[i:k]} \quad (3)$$

$$S_i = h_i \oplus P_{i-1} \quad (4)$$

где P_{-1} – входной сигнал $P_{in} = 0$.

На рис. 2 представлены 8-разрядный ППС и реализация используемых базовых схематических узлов. Введены схематические узлы: чёрный узел, белый узел, прямоугольник и треугольник, применяемые для большей наглядности при построении ППС.

Рис. 2. 8-разрядный ППС

В данной схеме сначала вычисляются g_i и h_i для пар разрядов первого каскада, далее для блоков из 4-х разрядов, затем для узлов из каскада формирования префиксного дерева, пока сигнал P_i не будет известен для каждого разряда. После этого результат S_i операции сложения вычисляется вместе с P_i в последнем каскаде по приведённым выше формулам (3), (4). Время задержки такого ППС пропорционально количеству уровней на каскаде формирования префиксного дерева. На этом каскаде количество уровней соответствует $\log_2 n$. С наращиванием разрядности входных операндов на рис. 3 показана схема параллельно-префиксного сумматора для 16-разрядных операндов.

Рис. 3. 16-разрядный параллельно-префиксный сумматор

С. Сумматор с запоминанием переноса (СЗП)

Одноразрядный сумматор с запоминанием переноса [10] представляет собой одноразрядный полный сумматор с входом C_{in} , переименованным в C , и выход C_{out} переименованным в P . Идея состоит в том, чтобы входные складываемые 3 числа A , B и C преобразовать в два таких числа P и S , чтобы $A + B + C = P + S$. На рис. 4а показано, как n сумматоров с запоминанием переноса расположены так, чтобы при сложении трёх n -разрядных двоичных чисел A , B и C сформировать результат в виде P и S . Схема параллельного суммирования четырёх входных операндов с n -разрядами приведена на рис. 4б. Чтобы получить окончательный результат суммирования, необходимо сложить P и S по каждому разряду. Все полные сумматоры в трёхоперандном СЗП с n -разрядами независимы друг от друга, поэтому вся схема имеет задержку только полного сумматора.

Рис. 4. а - Трёхоперандный СЗП с n – разрядами; б- Четырёхоперандный СЗП с n - разрядами

В схеме трёхоперандного СЗП с n - разрядами видно, что в нулевом разряде первый полный сумматор выдаёт сумму трёх операндов S_0 и перенос в следующий разряд P_1 , а не P_0 . Поэтому при сложении в нулевом разряде значение переноса $P_0 = 0$. Такая же концепция может быть применена к схеме четырёхоперандного СЗП с n – разрядами. Следует обратить внимание на то, что в показанных схемах желаемый полный сумматор может быть заменён на полусумматор без третьего операнда C .

III. АППАРАТНАЯ РЕАЛИЗАЦИЯ ВЕДИЧЕСКОГО УМНОЖИТЕЛЯ

В данном разделе рассмотрим алгоритм умножения десятичных и двоичных чисел на основе ведической математики. Чтобы проиллюстрировать этот алгоритм, возьмём умножение двух десятичных чисел ($A=25$, $B=76$) и двух двоичных чисел ($A=11$ и $B=11$) по методу Урдхва Тиряхьяма [7], как показано на рис. 1.

Рис. 5. Алгоритм умножения двух десятичных и двоичных чисел на основе ведической математики

Из рис. 6 видно, что сначала нужно взять две цифры (A_0 и B_0) в нулевом разряде как от множителя, так и от множимого. Затем умножить их между собой и получить первый бит результата R_0 и перенос P_1 , поступающий на следующий шаг. На втором шаге умножаем цифры ($A_0 \times B_1$) и ($A_1 \times B_0$) путём умножения крест-на-крест и выполняем сложение $(A_0 \times B_1) + (A_1 \times B_0) + P_1$. Получаем второй бит ответа R_1 и перенос P_2 на следующий шаг. На последнем шаге умножаем A_1 на B_1 и выполняем сложение $(A_1 \times B_1) + P_2$. Получаем S_2 и P_3 . Сумма S_2 является третьим соответствующим битом, а перенос P_3 становится четвертым битом конечного ответа.

По этому методу можно создать схему (2×2) ведического умножителя (ВУ) с использованием четырех двухвходовых логических элемента «И» и двух полусумматоров. Схема (2×2) ведического умножителя показана на рис. 6.

Рис. 6. (2×2) ведический умножитель

Описанный метод может быть расширен на большее количество входных операндов, но для этого потребуются дополнительные аппаратные затраты. Ведический умножитель (4×4) разряда создается с использованием четырёх блоков (2×2) умножения. Кроме этого для сложения промежуточных результатов из каждого (2×2) умножителя требуются сумматоры с запоминанием переноса, а также для генерации окончательных результатов необходимо применять параллельно-префиксный сумматор.

Для наращивания разрядности входных операндов ведического умножителя на рис. 7 и рис. 8 приведены

схемы (4×4) , (8×8) , (16×16) и (31×31) ведических умножителей.

Рис. 7. а - (4×4) ведический умножитель; б - (8×8) ведический умножитель

Рис. 8. а - (16×16) ведический умножитель; б - (31×31) ведический умножитель

А. Реализация модифицированного древовидного умножителя

В рамках данной работы авторами предложена схема модифицированного умножителя, в котором используется древовидная структура. Для реализации этой схемы на рис. 9 проведена точечная структура умножения двух 16×16 -разрядных двоичных чисел, которая используется для реализации модифицированного умножителя.

Рис. 9. Точечная структура для выполнения 16×16 -разрядного умножения

Принцип работы данного умножителя виден из рисунка и состоит из следующих шагов:

1-й шаг: 16-разрядный множитель $B_{15:0}$ (второй операнд) разбивается на 4 группы по четыре бита: $B_{15:12}$, $B_{11:8}$, $B_{7:4}$ и $B_{3:0}$.

2-й шаг: Умножается 16-разрядное множимое A (первый операнд) на каждую группу множителя B , и получаются 4 частичные произведения для каждой группы.

3-й шаг: Выполняется суммирование частичных произведений из каждой группы и выдаются значения $S_{18:0}^I$ и $P_{18:0}^I$.

4-й шаг: Приписываются значения $S_{18:0}^1$ и $P_{18:0}^1$ из второй и четвёртой группы к значениям $S_{18:0}^1$ и $P_{18:0}^1$ из третьей и первой группы со сдвигом на 4 бита. Затем они суммируются, и выдаются значения $S_{23:0}^2$ и $P_{23:0}^2$ для первой и третьей группы.

4-й шаг: Приписываются значения $S_{23:0}^2$ и $P_{23:0}^2$ из третьей группы к значениям $S_{23:0}^2$ и $P_{23:0}^2$ из первой группы со сдвигом на 8 битов. Затем они суммируются, и выдаются значения $S_{31:0}^3$ и $P_{31:0}^3$ для первой группы.

5-й шаг: Наконец складываются $S_{31:0}^3$ и $P_{31:0}^3$ для первой группы, и получается 2n-разрядный результат.

На рис. 10 представлена схема (16×4)-блока, состоящего из матрицы логических элементов «И» (16×4) для выделения частичных произведений и четырёх-операндный СЗП для сложения частичных произведений.

Рис. 10. Схема (16×4)-блока

Рис. 11. 16×16-разрядный модифицированный умножитель

Рис. 12. 32×32-разрядный модифицированный умножитель

Используя рассмотренный принцип на рис. 11 предложены 16×16-разрядный модифицированный умножитель, содержащий 4 (16×4)-блоков, три 4-операндных СЗП и 32-разрядный ППС. На рис. 12 представлен 32×32-разрядный модифицированный умножитель.

IV. СРАВНИТЕЛЬНЫЙ АНАЛИЗ И РЕЗУЛЬТАТЫ МОДЕЛИРОВАНИЯ УМНОЖИТЕЛЕЙ

Моделирование схем двух умножителей для выполнения 8×8, 16×16 и 32×32-разрядных двоичных чисел проведено в среде САПР *Quartus II* на базе ПЛИС Altera *EP2SGX30DF780C3* семейства *Stratix-II-GX*. Для оценки аппаратных и временных затрат определим значение комбинационных логических блоков *ALUTs* (H_{ALUTs}) и максимальное время задержки t_{max} по результату моделирования схем умножителей. Значение t_{max} может быть получено из формулы: $t_{max} = t_{cell} + t_L$; где, t_{cell} - общая задержка логических элементов и t_L - общая задержка их межсоединений. В таблице 1 приведены оценки аппаратных и временных затрат двух умножителей для вычисления 8×8, 16×16, 32×32-разрядных двоичных чисел, которые получены в результате моделирования.

Таблица 1

Оценки аппаратных и временных затрат двух двоичных умножителей

разрядность	Ведический умножитель		Модифицированный умножитель	
	H_{ALUT}	t_{max} (нс)	H_{ALUT}	t_{max} (нс)
8×8	151	15.0	119	14.9
16×16	666	28.7	553	18.9
32×32	2852	31.6	2201	24.3

Анализ результатов моделирования показывает, что аппаратные затраты у модифицированного умножителя меньше, чем у ведического умножителя, в частности у 32×32-разрядных умножителей эта

разница равна 651 ALUTs (22%). Кроме того, модифицированный умножитель даёт выигрыш в скорости до 23% по сравнению с ведическим умножителем. Результаты показывают, что чем больше разрядность умножителей, тем больше процентная разность скорости работы и аппаратной сложности между ними.

Достоверность выполнения операции 32×32 -разрядного двоичного умножения подтверждена результатами моделирования (временными диаграммами), полученными в среде САПР *Quartus II* и представленными на рис. 13.

	0 ps	10.0 ns	20.0 ns	30.0 ns
Wam				
A	4294967295	585992471	42558	
B	4294967295	115267958	557409634	
R	18446744065119617025	67545926938480528	23722239203772	

Рис. 13. Временная диаграмма результатов моделирования (32×32)-разрядного модифицированного умножителя

V. ЗАКЛЮЧЕНИЕ

В данной работе приведены схемные реализации полусумматора, полного сумматора, параллельно-префиксного сумматора и мульти-операндного сумматора с запоминанием переноса для выполнения арифметического сложения двоичных чисел. Реализован ведический двоичный умножитель. Предложен модифицированный умножитель и проведён их сравнительный анализ. Результаты сравнения показали, что предложенный умножитель имеет лучшие параметры по аппаратным и временным затратам по сравнению с ведическим. Структуру умножителя можно масштабировать, спроектировав умножители с большим количеством разрядов, таких как 64, 128, 256 бит и т.д. Интересным направлением дальнейшей разработки является исследование

возможности применения многоразрядного высокоскоростного умножителя для модулярной арифметики.

ЛИТЕРАТУРА

- [1] Червяков Н.И., Ляхов П.А., Валуева М.В., Криволапова О.В. Сравнительный анализ аппаратной реализации сумматора на FPGA // «Науки. Инновации. Технологии» Северо-Кавказский федеральный университет. 2016. № 4. С. 98.
- [2] Акаш Кумар, Дипика Шарма. Анализ производительности различных типов сумматоров для высокоскоростного 32-битного умножения и накопления. 2013. -V. 3. С. 1460.
- [3] Проф. Рашми Рахул Кулкарни. Сравнение между различными сумматорами // Журнал IOSR СБИС и обработка сигналов. 11-12, 2015. V 5. С. 2319-4197.
- [4] С. А. Орлов., Б. Я. Цилькер. Организация ЭВМ и системы. Учебник для вузов. 2-е издание, 2011. С. 192-206.
- [5] Bhupender Pratap Singh., Rakesh Kumar. Design and Implementatin 8-bit Wallace Tree Multiplier. International Journal of Advanced Research in Electrical Electronics and Instrumentation Engineering. Vol. 5, Issye 4, April 2016. P. 2307-2311.
- [6] Palaniappan Ramanathan., Ponniamy Thangapandian Vanathi., Sundeepkumar Agarwal. High Speed Multiplier Design Using Decomposition Logic. Serbian journal of electrical engineering. Vol. 6, No. 1, May 2009, 33-42.
- [7] Abhijeet Kumar., Dilip Kumar., Siddhi. Hardware Implementation of 16×16 bit Multiplier and Square using Vedic Mathematics. International Conference on Signal, Image and Video Processing (ICSIVP) 2012. P. 309-314.
- [8] Altera Corporation. Stratix II Device Handbook, Volume 1. 2005// URL: http://www.ece.iastate.edu/~zambreno/classes/cpre583/documents/altera/stx2_sii5v1_01.pdf. P. 20-22.
- [9] Дэвид Харрис. Таксономия параллельных префиксных сетей. Колледж Харви Мадд. IEEE 2013 / P. 2213-2214.
- [10] Рето Циммерманн. Архитектуры двоичного сумматора для клеточного СБИС и их синтеза. Швейцарский федеральный институт технологии, Цюрих, 1997. С. 34-39.

Increasing the Speed of a Multi-bit Binary Multiplier

A.N. Yakunin¹, Aung Myo San²

National Research University "MIET", Moscow

¹yakunin.alexey@gmail.com; ²aungmyosan61028@gmail.com

Abstract — In this article, we consider two types of multi-bit binary multipliers realizing the arithmetic multiplication of two positive numbers with a fixed point: a Vedic multiplier and a modified tree multiplier. Both structures are modeled for (8×8) , (16×16) , (32×32) -bit binary multipliers in the Quartus II CAD environment based on the Altera EP2SGX30DF780C3 FPGAs of the Stratix-II-GX family. Their comparative analysis on hardware and time costs is performed. Based on the result of the comparisons, with the implementation of the (32×32) -bit binary multiplier, the

multiplier proposed in this work gives a gain in speed up to 23% in comparison with the Vedic multiplier. In terms of hardware costs, the proposed multiplier reduces by 22% compared to the Vedic multiplier. In addition, the proposed structure can be scaled to a larger number of bits, for example (64×64) , (128×128) , (256×256) bits, and so on.

Keywords — binary multiplier; half-adder; full adder; parallel-prefix adder (PPA); a carry-save adder (CSA); Vedic multiplier (VM); ALUTs; delay time.

REFERENCES

- [1] Chervyakov N.I., Lyakhov P.A., Valueva M.V., Krivolapova O.V., Comparative analysis of the hardware implementation of the adder on FPGA // "Nauki. Innovation. Technologies »North-Caucasian Federal University. 2016. № 4. C. 98.
- [2] Akash Kumar, Deepika Sharma. Analyze the performance of various types of adders for high-speed 32-bit multiplication and accumulation. 2013.-V.. 3. C. 1460.
- [3] Prof. Rashmi Rahul Kulkarni. Comparison between different adder // Journal of IOSR VLSI and Signal Processing. 11-12, 2015. V 5. P. 2319-4197.
- [4] SA Orlov., B. Ya. Zilker. Organization of computers and systems. Textbook for high schools. 2nd edition, 2011. pp. 192-206.
- [5] Bhupender Pratap Singh., Rakesh Kumar. Design and Implementatin 8-bit Wallace Tree Multiplier. International Journal of Advanced Research in Electrical Electronics and Instrumentation Engineering. Vol. 5, Issye 4, April 2016. P. 2307-2311.
- [6] Palaniappan Ramanathan., Ponnisamy Thangapandian Vanathi., Sundeepkumar Agarwal. High Speed Multiplier Design Using Decomposition Logic. Serbian journal of electrical engineering. Vol. 6, No. 1, May 2009, 33-42.
- [7] Abhijeet Kumar., Dilip Kumar., Siddhi. Hardware Implementation of 16*16 bit Multiplier and Square using Vedic Mathematics. International Conference on Signal, Image and Video Processing (ICSIVP) 2012. P. 309-314.
- [8] Altera Corporation. Stratix II Device Handbook, Volume 1. 2005// URL: http://www.ece.iastate.edu/~zambreno/classes/cpre583/documents/altera/stx2_sii5v1_01.pdf. P. 20-22.
- [9] David Harris. Taxonomy of parallel prefix networks. Harvey Mudd College. IEEE 2013 / P. 2213-2214.
- [10] Reto Zimmermann. The architecture of the binary adder for the cell-based VLSI and their synthesis. Swiss Federal Institute of Technology, Zurich, 1997. pp. 34-39.