(財)日本電子部品信頼性センター
2007 年 29 巻 4 号 p. 198-205
(EndNote、Reference Manager、ProCite、RefWorksとの互換性あり)
(BibDesk、LaTeXとの互換性あり)
CMOS LSIの高集積化・高性能化・低消費電力化は,基本構成要素のMOSFETの比例縮小則(スケーリング則)による微細化に基本を置き,その中心技術としてゲート酸化膜の薄層化がある.現状の最先端デバイスでは,その膜厚が2〜3nmとなり,物理的限界に近づいており,その代替技術として,高誘電率膜の開発が進められている.その高誘電率膜技術の開発の現状,問題点,信頼性上の着目点と現状について展望する.
すでにアカウントをお持ちの場合 サインインはこちら
