...
Abstract
I. INTRODUCTION
II. PROPOSED ARCHITECTURE AND DESIGN
III. HARMONIC LOCK DETECTOR AND ANTIHARMONIC PROCESS
IV. EXPERIMENTAL RESULTS
IV. CONCLUSIONS
REFERENCES
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
고속-락킹 디지털 주파수 증배기
전기전자학회논문지
2018.12
An Area-Efficient Anti-Harmonic Programmable MDLL-Based Frequency Multiplier
대한전자공학회 ISOCC
2012.11
A High-speed MDLL Using a Power-Gating Technique
대한전자공학회 학술대회
2023.06
An Area-Efficient Multi-Phase Fractional-Ratio Clock Frequency Multiplier
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016.02
MDLL 기반의 저전력 고성능 클럭 발생기 설계
대한전자공학회 학술대회
2014.06
0
